| http://dbpedia.org/ontology/abstract
|
Itanium ist eine 64‑Bit-Architektur mit EP … Itanium ist eine 64‑Bit-Architektur mit EPIC-Befehlssatz, die gemeinsam von Hewlett-Packard und Intel für den gleichnamigen Itanium-Prozessor (Codename Merced) entwickelt wurde. Ende der 1990er Jahre wurde die Befehlssatzarchitektur auch unter der Bezeichnung englisch Intel Architecture 64‑Bit, kurz IA-64, eingeführt, weil sie die damals 32‑Bit-x86-Architektur IA‑32 vollständig hätte ersetzen sollen. IA‑32 (x86) ist eine CISC-Architektur – von der moderneren Architektur des Itanium, IA‑64, mit dem VLIW-Paradigma EPIC versprach man sich eine Beschleunigung der Ausführung. Dabei unterscheidet sich die Itanium-Architektur wesentlich von der x86-Architektur, was bestehende x86-Software anfangs nur über eine langsame Emulation lauffähig hielt. Um von der neuen Architektur wirklich zu profitieren mussten Betriebssysteme und Programme für IA‑64 neu geschrieben werden. Die Itanium-Architektur (IA‑64) wurde von Intel exklusiv auf dem Server-Markt platziert. Betriebssysteme wie Windows XP von Microsoft wurden zwar auch auf IA‑64 portiert, geblieben ist nach 2005 jedoch nur die Server-Betriebssystemlinie – nach 2010 wird jedoch auch diese nicht mehr weiter entwickelt, da Windows Server 2008 R2 (Oktober 2009) die vorerst letzte Itanium-Version blieb. die vorerst letzte Itanium-Version blieb.
, IA-64（Intel Architecture 64、アイエーろくじゅうよん）はイ … IA-64（Intel Architecture 64、アイエーろくじゅうよん）はインテルとヒューレット・パッカードが1994年に共同発表した64ビットマイクロプロセッサの命令セットアーキテクチャ(ISA)。Itaniumで採用された。 特徴としてEPICアーキテクチャを採用し、多数のレジスタを持つ。インテルの従来の32ビットであるIA-32(x86)とは、命令セットの互換性は無いが、IA-32のエミュレーションモードを持つ。IA-64は当初はIA-32の後継ともされたが、実際にはx86を64ビットに拡張したx64の普及もあり、特定用途に留まった。2019年1月、インテルは2021年のItaniumの製造終了予定を発表し、後継も無いため、IA-64は終了した。21年のItaniumの製造終了予定を発表し、後継も無いため、IA-64は終了した。
, IA-64 (Intel Architecture-64) — 64-бітна а … IA-64 (Intel Architecture-64) — 64-бітна апаратна платформа: мікропроцесорна архітектура і відповідна архітектура набору команд, розроблена спільно компаніями Intel і Hewlett Packard. Реалізована в мікропроцесорах Itanium і Itanium 2. Заснована на VLIW або, в термінах Intel, EPIC (скор. від англ. Explicity Parallel Instruction Computing, обчислення з явною паралельністю інструкцій). Несумісна з архітектурою x86. Спочатку пропонувалася і як платформа для домашніх комп'ютерів, але після випуску фірмою AMD 64-бітної архітектури AMD64, що зберегла сумісність з x86, актуальність використання платформи IA-64 де-небудь, крім серверів, пропала, попри те, що наприкінці 2001 року для IA-64 була випущена спеціальна версія Windows XP 64-bit for IA-64. Також на архітектуру IA-64 портована операційна система OpenVMS, що належить HP.пераційна система OpenVMS, що належить HP.
, A Arquitetura Intel de 64 bits é uma inter … A Arquitetura Intel de 64 bits é uma interface binária de microprocessadores VLIW criada pela HP com o codinome Merced, e desenvolvida pela Intel com extensões que transformaram sua estrutura VLIW em EPIC, sendo implementada na fracassada família de microprocessadores Itanium — a magnitude do fracasso mercadológico dos produtos IA-64 deu à linha Itanium o apelido de Itanic, numa referência óbvia ao naufrágio do Titanic. Prometida inicialmente em 1996 para 1998, não foi lançada antes da virada do III milênio, e até hoje não conseguiu os volumes projetados na casa das dezenas de bilhões de dólares estadunidenses. Há várias razões aventadas para isso. Primeiramente, a arquitetura VLIW não oferece ganhos significativos sobre a RISC que justificassem, na atual estrutura de mercado, abandonar os atuais processadores e incorrer nos custos de recompilação e redistribuição de programas proprietários. O mesmo não poderia ser dito da arquitetura CISC, mas o sucesso da própria Intel em transformar sua linha IA-32 em processadores CISC com um núcleo RISC, e os ganhos no ciclo projeto-produção decorrentes de sua altíssima escala nega ao VLIW muitos dos seus benefícios para sistemas de Informática de uso geral. Os microprocessadores VLIW de sucesso hoje são processadores digitais de sinais (DSPs). Segundo, o salto para uma arquitetura de 64 bits foi realizado muito antes, desde o começo da década de 90, pelos processadores RISC, e efetuado pela AMD concomitantemente ao lançamento da IA-64 em sua arquitetura AMD64, que estendeu a popularíssima arquitetura IA-32 para 64 bits, assim pré-ocupando muito do espaço de mercado destinado pela Intel à IA-64. Ademais, nem os RISC nem os AMD64 quebram como o IA-64 a compatibilidade com programas pré-existentes. Terceiro, a arquitetura VLIW em relação à RISC, assim como esta em relação à CISC, transfere muito do trabalho de programação de execução de instruções do próprio microprocessador para os compiladores. Isso atrasou ainda mais a chegada efetiva os Itanium ao mercado, e negou-lhe quaisquer vantagens iniciais de desempenho. Quarto, o quase-monopólio da Microsoft sobre a Informática de altos volumes com seu SO proprietário Windows torna, por falta de disponibilidade de código-fonte, padronização e interoperabilidade, muito custosa qualquer migração de programas de computador. Esse mesmo fator já havia efetivamente matado os portes do próprio MS Windows para as arquiteturas RISC PowerPC, MIPS, Clipper, SPARC e Alpha. Quinto, argumenta-se que a Intel, empresa muito criticada por suas práticas trabalhistas e cultura organizacional, seria essencialmente incompetente para efetuar mudanças de curso e competir em mercados abertos, sendo portanto extremamente dependente de sua ligação com o virtual monopólio da Microsoft. Isso explicaria o fato de o IA-64 ser o quarto fracasso da Intel em produzir um sistema de processadores não-CISC, após os RISCs , e . Sexto, muitos dos principais fabricantes de sistemas têm interesse em um mercado aberto, seja suportando arquiteturas abertas como a SPARC (Sun Microsystems, Fujitsu) ou a PowerPC (IBM, Bull), seja mantendo-se no mercado IA-32 e AMD64 onde têm fornecedores alternativos como a AMD ou a VIA. Isso dito, a HP tem vendido alguns poucos sistemas IA-64 para situações de exigência de alto poder de processamento numérico. Especula-se que a Intel estaria subsidiando pesadamente essa produção de baixo volume (portanto inerentemente cara) para tentar estabelecer a IA-64 como novo padrão de mercado, situação em que poderia eliminar competição da AMD e outras. Entretanto, isso a torna dependente dos , que possibilitam a seus usuários uma portabilidade muito maior para outros sistemas desde mainframes até RISC, visto que a Microsoft tem cancelado vários produtos para IA-64; em última instância, abrir o mercado hoje fechado pela combinação MS e Intel para sistemas livres pode significar também sua abertura à IBM com seus processadores POWER, e portanto tornar-se finalmente desinteressante à própria Intel. Isso relegaria o Itanium a um fracasso equivalente ao do i432, i860 ou i960.asso equivalente ao do i432, i860 ou i960.
, IA-64 is Intels 64-bit-processorarchitectu … IA-64 is Intels 64-bit-processorarchitectuur die werd gebruikt in de Itanium-generatie van processors. IA-64 is totaal verschillend van de x86-64-processorarchitectuur (AMD64 of EM64T) en is hierdoor er niet mee uitwisselbaar. In tegenstelling tot de IA-32-architectuur die wel terugwaarts compatibel is met 16-bit-instructies zonder al te veel prestatieverlies, is IA-64 niet terugwaarts compatibel met 32-bit x86-instructies (IA-32). Intel heeft echter wel een decode control unit in de eerste generatie IA-64 processoren aangebracht waardoor IA-32-instructies wel hardwarematig geëmuleerd konden worden. Dit had echter dramatische prestatieverliezen als gevolg. Met de tweede generatie Itaniums was de IA-32-performance wel wat verbeterd, maar in de laatste generatie Itanium 2-processors is deze door Intel verwijderd omdat software-emulatie toch sneller bleek te zijn en in de praktijk bleek dat IA-32-instructies weinig gebruikt werden in Itanium-systemen.einig gebruikt werden in Itanium-systemen.
, IA-64 (Intel Itanium architecture) is the … IA-64 (Intel Itanium architecture) is the instruction set architecture (ISA) of the Itanium family of 64-bit Intel microprocessors. The basic ISA specification originated at Hewlett-Packard (HP), and was subsequently implemented by Intel in collaboration with HP. The first Itanium processor, codenamed Merced, was released in 2001. The Itanium architecture is based on explicit instruction-level parallelism, in which the compiler decides which instructions to execute in parallel. This contrasts with superscalar architectures, which depend on the processor to manage instruction dependencies at runtime. In all Itanium models, up to and including Tukwila, cores execute up to six instructions per clock cycle. In 2008, Itanium was the fourth-most deployed microprocessor architecture for enterprise-class systems, behind x86-64, Power ISA, and SPARC.tems, behind x86-64, Power ISA, and SPARC.
, IA-64，即英特尔安腾架构（英語：Intel Itanium architectu … IA-64，即英特尔安腾架构（英語：Intel Itanium architecture），是英特尔64位安腾系列处理器所使用的指令集架构 (ISA)。 基本 ISA 规范起源于惠普 (HP)，随后由英特尔与惠普合作实施。 第一个安腾处理器，核心代号为 Merced，于 2001 年发布。 安腾架构使用显式指令级并行（Explicitly Parallel Instruction Computing，EPIC），由编译器处理指令间的依赖关系并决定将哪些指令并行执行。与之对比，超标量处理器由其自身在运行时处理并发射指令。包括Tukwila在内的所有的安腾处理器，每个时钟周期内可以执行六条指令。 截止到2008年，安腾在所有部署的企业及系统中排行第四，仅次于x86-64，Power和SPARC。 IA是Intel Architecture（英特尔架构）的缩写，64指64位系统。使用这种架构的CPU，包括Itanium和Itanium 2。此架構與x86及x86-64並不相容，作業系統與軟體需使用IA-64專用版本。 2。此架構與x86及x86-64並不相容，作業系統與軟體需使用IA-64專用版本。
, In informatica, IA-64 (Intel Architecture- … In informatica, IA-64 (Intel Architecture-64) è un'architettura a 64 bit sviluppata durante una cooperazione tra Intel e Hewlett-Packard e implementata da processori come Itanium e Itanium 2. L'obiettivo di Itanium era di introdurre un'architettura "post-RISC", utilizzando EPIC. Per questo processore a 64 bit Microsoft ed Intel hanno scritto il sistema operativo Windows XP 64 bit Edition.stema operativo Windows XP 64 bit Edition.
, Intel Itanium, antes conocida como IA-64 ( … Intel Itanium, antes conocida como IA-64 (Intel Architecture-64), es una arquitectura de 64 bits desarrollada por Intel en cooperación con Hewlett-Packard para su línea de procesadores Itanium e Itanium 2. Usa direcciones de memoria de 64 bits y está basada en el modelo EPIC (Explicitly Parallel Instruction Computing, procesamiento de instrucciones explícitamente en paralelo). Los procesadores Intel Itanium 2 representan un complejo diseño con más de 1700 millones de transistores, lo que les permite ofrecer muy altas capacidades de virtualización, mejoramiento de confiabilidad y niveles de rendimiento. La serie de procesadores Intel Itanium 2 ofrece al usuario final una amplia gama de opciones de software con más de 8000 aplicaciones en producción. Actualmente, los servidores y sistemas de cómputo de alto desempeño basados en el procesador Itanium ofrecen soporte de misión crítica para Windows, Linux, Unix y otros sistemas operativos., Linux, Unix y otros sistemas operativos.
, IA-64, Intel Architecture-64 – model progr … IA-64, Intel Architecture-64 – model programowy (architektura) mikroprocesorów, opracowane przez firmę Intel we współpracy z Hewlett-Packard dla serwerów oraz systemów (ang. High Performance Computing). Oprócz 64-bitowego kodu procesor ma możliwość wykonywania kodu 32-bitowego (możliwość ta zostanie w niedługim czasie usunięta z architektury). IA-64 wprowadził nową kategorię architektury procesorowej pod nazwą EPIC (ang. Explicitly Parallel Instruction Computing). Cechy modelu IA-64 to:
* EPIC,
* duża liczba (łącznie około 500) rejestrów procesora, dzięki czemu wiele operacji może być wykonywane znacznie szybciej,
* typy rejestrów (na przykład rejestry całkowite i rejestry zmiennoprzecinkowe),
* prognozowanie (wykonanie warunkowe) niemal wszystkich instrukcji. Model programowy IA-64 jest wykorzystywany przez procesory Itanium oraz Itanium 2.ny przez procesory Itanium oraz Itanium 2.
, IA-64 (Intel Architecture, 64-bit) je 64bi … IA-64 (Intel Architecture, 64-bit) je 64bitová architektura počítačových procesorů vyvinutá firmami Intel a Hewlett-Packard a implementovaná v procesorech Itanium a Itanium 2. Cílem IA-64 bylo vyvinout post-RISC architekturu, která by vyřešila mnohé z problémů, kterým čelily starší architektury. Nová architektura byla vystavěna okolo počítačového modelu zvaného Explicitly Parallel Instruction Computing. EPIC byl navržen tak, aby zvýšil schopnost mikroprocesorů vykonávat paralelně více instrukcí, a to spíš pomocí softwarového kompilátoru, než pomocí komplexních logických obvodů na procesoru. S tímto přístupem se podařilo zvýšit počet vykonaných instrukcí za jeden takt procesoru a tím zvýšit i celkový výkon procesoru. Každý procesor architektury IA-64 musí implementovat nejméně 128 obecných (přirozeně 64 bitů širokých) registrů. Pokud jich implementuje více, jsou tyto díky mechanismu RSE posouvány v cyklickém bufferu tak, že programátor vždy vidí 32 nepohybujících se registrů a okno do zmíněního bufferu 96 registrů široké. (Pokud by procesor implementoval pouze 96 pohyblivých registrů, budou tyto pouze rotovat.) Toto umožňuje efektivně předávat parametry funkcím téměř výhradně pomocí registrů oproti předávání zásobníkem. Pokud již nemohou být splněny požadavky na alokaci prázdných registrů z cyklického bufferu, zajistí RSE jejich odložení do předem připraveného bufferu v paměti. Podmíněný výpočet probíhá v případě IA-64 odlišně než u většiny ostatních architektur. Registr flags je nahrazen sadou jednobitových predikátových registrů, které jsou v příslušných (porovnávacích) instrukcích nastavovány dle potřeby programátora. Každá taková instrukce nastavuje dva z těchto registrů – jeden podle pravdivostní hodnoty porovnání, druhý podle její negace. Provádění většiny instrukcí je potom přímo v jejich operačním kódu možné podmínit nastavením libovolného z predikátových registrů. Takto lze bez nutnosti větvení vypustit celé bloky za daných podmínek nežádoucích instrukcí. Dřívější procesory Itanium obsahovaly podporu i pro vykonávání instrukcí IA-32. Výkon však byl v porovnání s nativní IA-64 nižší a dosahoval přibližně 50 % výkonu serverů postavených na architektuře IA-32.serverů postavených na architektuře IA-32.
, IA-64 (pour Intel Architecture 64 bits) es … IA-64 (pour Intel Architecture 64 bits) est une architecture de processeurs Intel. Les processeurs Itanium et Itanium 2 qui intègrent cette architecture ont été conçus par Intel en coopération avec différents constructeurs informatiques (exemple : HP, Bull, etc.), pour l'intégration dans leur offre serveurs. Ces processeurs sont aujourd'hui présents presque uniquement dans des serveurs d'applications et des serveurs de base de données d'entreprise de forte capacité et traitant des volumes importants de données ou avec forte demande de calculs. L'objectif de ces processeurs est de proposer une architecture plus performante que RISC (dont les limites sont atteintes dans des processeurs comme SPARC ou PA-RISC exécutant une instruction à chaque cycle d'horloge), en faisant appel à la technologie EPIC qui permet à plusieurs instructions d'être exécutées à chaque cycle d'horloge comme dans les ordinateurs à processeur superscalaire mais pour un coût matériel inférieur. La motivation de capacité de calcul et le renouveau dans l'offre serveurs étant le moteur principal des différents constructeurs, reste néanmoins que le coût final et le non portage de certaines applications par les éditeurs de logiciels rendent discrète la percée de ce type de serveurs sur le marché.rcée de ce type de serveurs sur le marché.
|
| http://dbpedia.org/ontology/thumbnail
|
http://commons.wikimedia.org/wiki/Special:FilePath/Itanium_architecture.svg?width=300 +
|
| http://dbpedia.org/ontology/wikiPageExternalLink
|
http://www.hp.com/go/integrity +
, http://www.intel.com/content/www/us/en/processors/itanium/itanium-processor-9000-sequence.html%3F +
, http://www.intel.com/design/itanium/arch_spec.htm +
, https://web.archive.org/web/20070223234225/http:/www.gelato.unsw.edu.au/IA64wiki/ItaniumInternals +
, https://www.hpe.com/us/en/product-catalog/servers/integrity-servers.hits-12.html +
, https://web.archive.org/web/20110706223150/http:/sverre.web.cern.ch/sverre/IA64_1.pdf +
|
| http://dbpedia.org/ontology/wikiPageID
|
85424
|
| http://dbpedia.org/ontology/wikiPageLength
|
44842
|
| http://dbpedia.org/ontology/wikiPageRevisionID
|
1112615881
|
| http://dbpedia.org/ontology/wikiPageWikiLink
|
http://dbpedia.org/resource/X86 +
, http://dbpedia.org/resource/Hardware-assisted_virtualization +
, http://dbpedia.org/resource/Branch_prediction +
, http://dbpedia.org/resource/Instruction_set +
, http://dbpedia.org/resource/Instruction-level_parallelism +
, http://dbpedia.org/resource/Instruction_set_architecture +
, http://dbpedia.org/resource/DDR3_SDRAM +
, http://dbpedia.org/resource/PAC418 +
, http://dbpedia.org/resource/Solaris_%28operating_system%29 +
, http://dbpedia.org/resource/SPARC +
, http://dbpedia.org/resource/Itanium +
, http://dbpedia.org/resource/Em64t +
, http://dbpedia.org/resource/CERN +
, http://dbpedia.org/resource/SuSE +
, http://dbpedia.org/resource/Category:64-bit_computers +
, http://dbpedia.org/resource/Microprocessor +
, http://dbpedia.org/resource/Mebibyte +
, http://dbpedia.org/resource/Instructions_Per_Cycle +
, http://dbpedia.org/resource/File:Itanium_architecture.svg +
, http://dbpedia.org/resource/FreeBSD +
, http://dbpedia.org/resource/DIMM +
, http://dbpedia.org/resource/File:Itanium2.png +
, http://dbpedia.org/resource/Intel +
, http://dbpedia.org/resource/List_of_Intel_Itanium_microprocessors +
, http://dbpedia.org/resource/NaN +
, http://dbpedia.org/resource/Floating-point_arithmetic +
, http://dbpedia.org/resource/Machine_code +
, http://dbpedia.org/resource/Category:Computer-related_introductions_in_2001 +
, http://dbpedia.org/resource/Yale_University +
, http://dbpedia.org/resource/VA_Linux_Systems +
, http://dbpedia.org/resource/Beckton_%28microprocessor%29 +
, http://dbpedia.org/resource/LGA1248 +
, http://dbpedia.org/resource/Silicon_Graphics +
, http://dbpedia.org/resource/64-bit_computing +
, http://dbpedia.org/resource/Montecito_%28processor%29 +
, http://dbpedia.org/resource/Processor_register +
, http://dbpedia.org/resource/Pun +
, http://dbpedia.org/resource/CPU_cache +
, http://dbpedia.org/resource/Ocean_liner +
, http://dbpedia.org/resource/Single_instruction%2C_multiple_data +
, http://dbpedia.org/resource/Branch_predication +
, http://dbpedia.org/resource/Compaq +
, http://dbpedia.org/resource/Explicitly_parallel_instruction_computing +
, http://dbpedia.org/resource/HP-UX +
, http://dbpedia.org/resource/Hypervisor +
, http://dbpedia.org/resource/FLOPS +
, http://dbpedia.org/resource/Tukwila_%28processor%29 +
, http://dbpedia.org/resource/DEC_Alpha +
, http://dbpedia.org/resource/Compiler +
, http://dbpedia.org/resource/Arithmetic_logic_unit +
, http://dbpedia.org/resource/Double-device_data_correction +
, http://dbpedia.org/resource/Kibibyte +
, http://dbpedia.org/resource/Tru64_UNIX +
, http://dbpedia.org/resource/Microsoft_Windows +
, http://dbpedia.org/resource/Linux +
, http://dbpedia.org/resource/IA-32 +
, http://dbpedia.org/resource/Caldera_Systems +
, http://dbpedia.org/resource/Complex_instruction_set_computing +
, http://dbpedia.org/resource/MIPS_architecture +
, http://dbpedia.org/resource/Instruction_%28computer_science%29 +
, http://dbpedia.org/resource/Register_window +
, http://dbpedia.org/resource/TurboLinux +
, http://dbpedia.org/resource/RMS_Titanic +
, http://dbpedia.org/resource/Second +
, http://dbpedia.org/resource/Nehalem_%28microarchitecture%29 +
, http://dbpedia.org/resource/Enterprise_information_system +
, http://dbpedia.org/resource/Logical_address +
, http://dbpedia.org/resource/X86-64 +
, http://dbpedia.org/resource/Unix-like +
, http://dbpedia.org/resource/Hewlett-Packard +
, http://dbpedia.org/resource/IA-32_Execution_Layer +
, http://dbpedia.org/resource/Semaphore_%28programming%29 +
, http://dbpedia.org/resource/Intel_Corporation +
, http://dbpedia.org/resource/Reduced_instruction_set_computing +
, http://dbpedia.org/resource/Multiply%E2%80%93accumulate_operation +
, http://dbpedia.org/resource/Power_ISA +
, http://dbpedia.org/resource/Project_Monterey +
, http://dbpedia.org/resource/Red_Hat +
, http://dbpedia.org/resource/Advanced_Micro_Devices +
, http://dbpedia.org/resource/Hyper-threading +
, http://dbpedia.org/resource/FLOP +
, http://dbpedia.org/resource/PAC611 +
, http://dbpedia.org/resource/Usenet +
, http://dbpedia.org/resource/List_of_Intel_codenames +
, http://dbpedia.org/resource/Chipset +
, http://dbpedia.org/resource/Xeon +
, http://dbpedia.org/resource/Very_long_instruction_word +
, http://dbpedia.org/resource/Computer_bus +
, http://dbpedia.org/resource/AMD64 +
, http://dbpedia.org/resource/Instructions_per_cycle +
, http://dbpedia.org/resource/Category:Very_long_instruction_word_computing +
, http://dbpedia.org/resource/Opteron +
, http://dbpedia.org/resource/Category:Intel_microprocessors +
, http://dbpedia.org/resource/Intel_QuickPath_Interconnect +
, http://dbpedia.org/resource/Cygnus_Solutions +
, http://dbpedia.org/resource/International_Solid-State_Circuits_Conference +
, http://dbpedia.org/resource/Superscalar +
, http://dbpedia.org/resource/Hamming_weight +
, http://dbpedia.org/resource/Speculative_execution +
, http://dbpedia.org/resource/Category:Instruction_set_architectures +
, http://dbpedia.org/resource/Unix +
, http://dbpedia.org/resource/Hotchips +
|
| http://dbpedia.org/property/arch
|
Itanium
|
| http://dbpedia.org/property/bits
|
64
|
| http://dbpedia.org/property/branching
|
Condition register
|
| http://dbpedia.org/property/caption
|
Itanium processor
, Itanium 2 processor
|
| http://dbpedia.org/property/core
|
McKinley
, Montvale
, Hondo
, Merced
, Poulson
, Madison
, Tukwila
, Montecito
, Deerfield
|
| http://dbpedia.org/property/date
|
"2007-02-23"^^xsd:date
|
| http://dbpedia.org/property/design
|
http://dbpedia.org/resource/Explicitly_parallel_instruction_computing +
|
| http://dbpedia.org/property/designer
|
HP and Intel
|
| http://dbpedia.org/property/designfirm
|
Intel
|
| http://dbpedia.org/property/encoding
|
Fixed
|
| http://dbpedia.org/property/endianness
|
Selectable
|
| http://dbpedia.org/property/fastUnit
|
GHz
, MHz
|
| http://dbpedia.org/property/fastest
|
800
, 2.66
|
| http://dbpedia.org/property/fpr
|
128
|
| http://dbpedia.org/property/fsbSlowUnit
|
MT/s
|
| http://dbpedia.org/property/fsbSlowest
|
266
|
| http://dbpedia.org/property/gpr
|
128
|
| http://dbpedia.org/property/imageSize
|
300
|
| http://dbpedia.org/property/introduced
|
2001
|
| http://dbpedia.org/property/l2cache
|
96
, 256
|
| http://dbpedia.org/property/l3cache
|
2
, 1.5
|
| http://dbpedia.org/property/manuf
|
Intel
|
| http://dbpedia.org/property/name
|
Itanium 2
, Itanium
, Intel Itanium architecture
|
| http://dbpedia.org/property/numcores
|
1
, 124
|
| http://dbpedia.org/property/producedEnd
|
June 2002
, present
|
| http://dbpedia.org/property/producedStart
|
2002
, June 2001
|
| http://dbpedia.org/property/slowUnit
|
MHz
|
| http://dbpedia.org/property/slowest
|
733
|
| http://dbpedia.org/property/sock
|
http://dbpedia.org/resource/PAC418 +
, http://dbpedia.org/resource/PAC611 +
, LGA1248
|
| http://dbpedia.org/property/title
|
Some undocumented Itanium 2 microarchitectural information
|
| http://dbpedia.org/property/type
|
Register–Register
|
| http://dbpedia.org/property/url
|
https://web.archive.org/web/20070223234225/http:/www.gelato.unsw.edu.au/IA64wiki/ItaniumInternals +
|
| http://dbpedia.org/property/wikiPageUsesTemplate
|
http://dbpedia.org/resource/Template:Infobox_CPU +
, http://dbpedia.org/resource/Template:Redirect +
, http://dbpedia.org/resource/Template:Infobox_CPU_architecture +
, http://dbpedia.org/resource/Template:For +
, http://dbpedia.org/resource/Template:Short_description +
, http://dbpedia.org/resource/Template:Main +
, http://dbpedia.org/resource/Template:Reflist +
, http://dbpedia.org/resource/Template:Webarchive +
, http://dbpedia.org/resource/Template:Update_section +
, http://dbpedia.org/resource/Template:Distinguish +
, http://dbpedia.org/resource/Template:Intel_processors +
, http://dbpedia.org/resource/Template:Authority_control +
|
| http://purl.org/dc/terms/subject
|
http://dbpedia.org/resource/Category:64-bit_computers +
, http://dbpedia.org/resource/Category:Very_long_instruction_word_computing +
, http://dbpedia.org/resource/Category:Computer-related_introductions_in_2001 +
, http://dbpedia.org/resource/Category:Intel_microprocessors +
, http://dbpedia.org/resource/Category:Instruction_set_architectures +
|
| http://purl.org/linguistics/gold/hypernym
|
http://dbpedia.org/resource/Architecture +
|
| http://www.w3.org/ns/prov#wasDerivedFrom
|
http://en.wikipedia.org/wiki/IA-64?oldid=1112615881&ns=0 +
|
| http://xmlns.com/foaf/0.1/depiction
|
http://commons.wikimedia.org/wiki/Special:FilePath/Itanium2.png +
, http://commons.wikimedia.org/wiki/Special:FilePath/Itanium_architecture.svg +
, http://commons.wikimedia.org/wiki/Special:FilePath/KL_Intel_Itanium2.jpg +
, http://commons.wikimedia.org/wiki/Special:FilePath/KL_Intel_Itanium_ES.jpg +
|
| http://xmlns.com/foaf/0.1/isPrimaryTopicOf
|
http://en.wikipedia.org/wiki/IA-64 +
|
| owl:differentFrom |
http://dbpedia.org/resource/X86-64 +
|
| owl:sameAs |
http://hu.dbpedia.org/resource/IA-64 +
, http://zh.dbpedia.org/resource/IA-64 +
, http://sr.dbpedia.org/resource/IA-64 +
, http://rdf.freebase.com/ns/m.0119njmq +
, http://fi.dbpedia.org/resource/IA-64 +
, http://sk.dbpedia.org/resource/IA-64 +
, http://es.dbpedia.org/resource/Arquitectura_Intel_Itanium +
, http://ru.dbpedia.org/resource/IA-64 +
, http://pl.dbpedia.org/resource/IA-64 +
, http://de.dbpedia.org/resource/Itanium-Architektur +
, http://cs.dbpedia.org/resource/IA-64 +
, http://dbpedia.org/resource/IA-64 +
, http://www.wikidata.org/entity/Q916994 +
, http://uk.dbpedia.org/resource/IA-64 +
, https://global.dbpedia.org/id/54Rwf +
, http://vi.dbpedia.org/resource/IA-64 +
, http://pt.dbpedia.org/resource/IA-64 +
, http://it.dbpedia.org/resource/IA-64 +
, http://yago-knowledge.org/resource/IA-64 +
, http://ja.dbpedia.org/resource/IA-64 +
, http://nl.dbpedia.org/resource/IA-64 +
, http://fr.dbpedia.org/resource/IA-64 +
|
| rdf:type |
http://dbpedia.org/ontology/InformationAppliance +
, http://dbpedia.org/class/yago/WikicatInstructionSetArchitectures +
, http://dbpedia.org/class/yago/Architecture102734725 +
, http://dbpedia.org/class/yago/Building102913152 +
, http://dbpedia.org/class/yago/Structure104341686 +
, http://dbpedia.org/class/yago/Object100002684 +
, http://dbpedia.org/class/yago/Whole100003553 +
, http://dbpedia.org/ontology/Company +
, http://dbpedia.org/class/yago/YagoPermanentlyLocatedEntity +
, http://dbpedia.org/class/yago/YagoGeoEntity +
, http://dbpedia.org/class/yago/Artifact100021939 +
, http://dbpedia.org/class/yago/PhysicalEntity100001930 +
|
| rdfs:comment |
IA-64, Intel Architecture-64 – model progr … IA-64, Intel Architecture-64 – model programowy (architektura) mikroprocesorów, opracowane przez firmę Intel we współpracy z Hewlett-Packard dla serwerów oraz systemów (ang. High Performance Computing). Oprócz 64-bitowego kodu procesor ma możliwość wykonywania kodu 32-bitowego (możliwość ta zostanie w niedługim czasie usunięta z architektury). IA-64 wprowadził nową kategorię architektury procesorowej pod nazwą EPIC (ang. Explicitly Parallel Instruction Computing). Cechy modelu IA-64 to: Model programowy IA-64 jest wykorzystywany przez procesory Itanium oraz Itanium 2.ny przez procesory Itanium oraz Itanium 2.
, IA-64 (Intel Itanium architecture) is the … IA-64 (Intel Itanium architecture) is the instruction set architecture (ISA) of the Itanium family of 64-bit Intel microprocessors. The basic ISA specification originated at Hewlett-Packard (HP), and was subsequently implemented by Intel in collaboration with HP. The first Itanium processor, codenamed Merced, was released in 2001. In 2008, Itanium was the fourth-most deployed microprocessor architecture for enterprise-class systems, behind x86-64, Power ISA, and SPARC.tems, behind x86-64, Power ISA, and SPARC.
, IA-64 (Intel Architecture, 64-bit) je 64bi … IA-64 (Intel Architecture, 64-bit) je 64bitová architektura počítačových procesorů vyvinutá firmami Intel a Hewlett-Packard a implementovaná v procesorech Itanium a Itanium 2. Cílem IA-64 bylo vyvinout post-RISC architekturu, která by vyřešila mnohé z problémů, kterým čelily starší architektury. Dřívější procesory Itanium obsahovaly podporu i pro vykonávání instrukcí IA-32. Výkon však byl v porovnání s nativní IA-64 nižší a dosahoval přibližně 50 % výkonu serverů postavených na architektuře IA-32.serverů postavených na architektuře IA-32.
, IA-64，即英特尔安腾架构（英語：Intel Itanium architectu … IA-64，即英特尔安腾架构（英語：Intel Itanium architecture），是英特尔64位安腾系列处理器所使用的指令集架构 (ISA)。 基本 ISA 规范起源于惠普 (HP)，随后由英特尔与惠普合作实施。 第一个安腾处理器，核心代号为 Merced，于 2001 年发布。 安腾架构使用显式指令级并行（Explicitly Parallel Instruction Computing，EPIC），由编译器处理指令间的依赖关系并决定将哪些指令并行执行。与之对比，超标量处理器由其自身在运行时处理并发射指令。包括Tukwila在内的所有的安腾处理器，每个时钟周期内可以执行六条指令。 截止到2008年，安腾在所有部署的企业及系统中排行第四，仅次于x86-64，Power和SPARC。 IA是Intel Architecture（英特尔架构）的缩写，64指64位系统。使用这种架构的CPU，包括Itanium和Itanium 2。此架構與x86及x86-64並不相容，作業系統與軟體需使用IA-64專用版本。 2。此架構與x86及x86-64並不相容，作業系統與軟體需使用IA-64專用版本。
, A Arquitetura Intel de 64 bits é uma inter … A Arquitetura Intel de 64 bits é uma interface binária de microprocessadores VLIW criada pela HP com o codinome Merced, e desenvolvida pela Intel com extensões que transformaram sua estrutura VLIW em EPIC, sendo implementada na fracassada família de microprocessadores Itanium — a magnitude do fracasso mercadológico dos produtos IA-64 deu à linha Itanium o apelido de Itanic, numa referência óbvia ao naufrágio do Titanic. referência óbvia ao naufrágio do Titanic.
, IA-64 is Intels 64-bit-processorarchitectu … IA-64 is Intels 64-bit-processorarchitectuur die werd gebruikt in de Itanium-generatie van processors. IA-64 is totaal verschillend van de x86-64-processorarchitectuur (AMD64 of EM64T) en is hierdoor er niet mee uitwisselbaar. In tegenstelling tot de IA-32-architectuur die wel terugwaarts compatibel is met 16-bit-instructies zonder al te veel prestatieverlies, is IA-64 niet terugwaarts compatibel met 32-bit x86-instructies (IA-32).atibel met 32-bit x86-instructies (IA-32).
, IA-64（Intel Architecture 64、アイエーろくじゅうよん）はイ … IA-64（Intel Architecture 64、アイエーろくじゅうよん）はインテルとヒューレット・パッカードが1994年に共同発表した64ビットマイクロプロセッサの命令セットアーキテクチャ(ISA)。Itaniumで採用された。 特徴としてEPICアーキテクチャを採用し、多数のレジスタを持つ。インテルの従来の32ビットであるIA-32(x86)とは、命令セットの互換性は無いが、IA-32のエミュレーションモードを持つ。IA-64は当初はIA-32の後継ともされたが、実際にはx86を64ビットに拡張したx64の普及もあり、特定用途に留まった。2019年1月、インテルは2021年のItaniumの製造終了予定を発表し、後継も無いため、IA-64は終了した。21年のItaniumの製造終了予定を発表し、後継も無いため、IA-64は終了した。
, IA-64 (Intel Architecture-64) — 64-бітна а … IA-64 (Intel Architecture-64) — 64-бітна апаратна платформа: мікропроцесорна архітектура і відповідна архітектура набору команд, розроблена спільно компаніями Intel і Hewlett Packard. Реалізована в мікропроцесорах Itanium і Itanium 2. Заснована на VLIW або, в термінах Intel, EPIC (скор. від англ. Explicity Parallel Instruction Computing, обчислення з явною паралельністю інструкцій).ислення з явною паралельністю інструкцій).
, In informatica, IA-64 (Intel Architecture- … In informatica, IA-64 (Intel Architecture-64) è un'architettura a 64 bit sviluppata durante una cooperazione tra Intel e Hewlett-Packard e implementata da processori come Itanium e Itanium 2. L'obiettivo di Itanium era di introdurre un'architettura "post-RISC", utilizzando EPIC. Per questo processore a 64 bit Microsoft ed Intel hanno scritto il sistema operativo Windows XP 64 bit Edition.stema operativo Windows XP 64 bit Edition.
, Itanium ist eine 64‑Bit-Architektur mit EP … Itanium ist eine 64‑Bit-Architektur mit EPIC-Befehlssatz, die gemeinsam von Hewlett-Packard und Intel für den gleichnamigen Itanium-Prozessor (Codename Merced) entwickelt wurde. Ende der 1990er Jahre wurde die Befehlssatzarchitektur auch unter der Bezeichnung englisch Intel Architecture 64‑Bit, kurz IA-64, eingeführt, weil sie die damals 32‑Bit-x86-Architektur IA‑32 vollständig hätte ersetzen sollen. IA‑32 (x86) ist eine CISC-Architektur – von der moderneren Architektur des Itanium, IA‑64, mit dem VLIW-Paradigma EPIC versprach man sich eine Beschleunigung der Ausführung. Dabei unterscheidet sich die Itanium-Architektur wesentlich von der x86-Architektur, was bestehende x86-Software anfangs nur über eine langsame Emulation lauffähig hielt. Um von der neuen Architektur wirklich zu profitierer neuen Architektur wirklich zu profitiere
, Intel Itanium, antes conocida como IA-64 ( … Intel Itanium, antes conocida como IA-64 (Intel Architecture-64), es una arquitectura de 64 bits desarrollada por Intel en cooperación con Hewlett-Packard para su línea de procesadores Itanium e Itanium 2. Usa direcciones de memoria de 64 bits y está basada en el modelo EPIC (Explicitly Parallel Instruction Computing, procesamiento de instrucciones explícitamente en paralelo). La serie de procesadores Intel Itanium 2 ofrece al usuario final una amplia gama de opciones de software con más de 8000 aplicaciones en producción.on más de 8000 aplicaciones en producción.
, IA-64 (pour Intel Architecture 64 bits) es … IA-64 (pour Intel Architecture 64 bits) est une architecture de processeurs Intel. Les processeurs Itanium et Itanium 2 qui intègrent cette architecture ont été conçus par Intel en coopération avec différents constructeurs informatiques (exemple : HP, Bull, etc.), pour l'intégration dans leur offre serveurs. Ces processeurs sont aujourd'hui présents presque uniquement dans des serveurs d'applications et des serveurs de base de données d'entreprise de forte capacité et traitant des volumes importants de données ou avec forte demande de calculs. données ou avec forte demande de calculs.
|
| rdfs:label |
IA-64
, Arquitectura Intel Itanium
, Itanium-Architektur
|
