| http://dbpedia.org/ontology/abstract
|
Тактовый сигнал, или синхросигнал, — сигна … Тактовый сигнал, или синхросигнал, — сигнал, использующийся для согласования операций одной или более цифровых схем. Синхросигнал обычно имеет форму меандра и колеблется между высоким и низким логическими уровнями. Активным уровнем тактового сигнала принято называть момент переключения из одного состояния в другое. Активным уровнем является высокий уровень, если схема переключается в момент, задаваемый фронтом синхросигнала, то есть когда синхросигнал переключается из нижнего уровня в верхний. Если переключение происходит по срезу синхросигнала, то активный уровень — низкий.нхросигнала, то активный уровень — низкий.
, 時脈訊號（英語：Clock signal），計算機科學及相關領域用语。此訊號在同步電路當中，扮演時脈的角色，並組成電路的電子元件。只有当同步信号到达时，相关的触发器才按输入信号改变输出状态，因此使得相关的电子元件得以同步運作。
, Un senyal de rellotge (en anglès clock sig … Un senyal de rellotge (en anglès clock signal, o simplement clock) és en electrònica digital un senyal binari que serveix per coordinar les accions de diversos circuits, en especial per la sincronització de biestables en sistemes digitals complexos. Segons la seva aplicació, el senyal de rellotge es pot repetir amb una freqüència determinada (fixa) o també ser aperiòdica (ser generada per un succés). En els casos en què hi ha un senyal de rellotge, sol donar-se per mitjà d'un generador de rellotge. El senyal oscil·la entre un nivell alt i baix, que es caracteritza per un període d'oscil·lació o bé per un valor de canvi, la freqüència de rellotge i el cicle de treball. Els circuits que utilitzen el senyal de rellotge per sincronitzar-se, poden, segons la seva construcció, basar-se en el flanc ascendent o en el descendent del senyal (en el cas de s'utilitzen ambdós flancs). En fulls tècnics i diagrames al senyal de rellotge se'l sol descriure com CLK. La majoria de circuits integrats complexos requereixen un senyal de rellotge, per a sincronitzar diferents parts del xip i equilibrar els retards de les portes. Atès que els xips són cada vegada més complexos, és cada vegada més difícil proveir d'un senyal de rellotge precisa i homogènia a tot arreu. Exemple il·lustratiu d'aquest problema són els microprocessadors, component central dels ordinadors moderns. Per als transistors se sol indicar la freqüència fins a la que és possible amplificar un petit senyal. Aquesta sol ser deu vegades major a la freqüència de rellotge.vegades major a la freqüència de rellotge.
, In electronics and especially synchronous … In electronics and especially synchronous digital circuits, a clock signal (historically also known as logic beat) oscillates between a high and a low state and is used like a metronome to coordinate actions of digital circuits. A clock signal is produced by a clock generator. Although more complex arrangements are used, the most common clock signal is in the form of a square wave with a 50% duty cycle, usually with a fixed, constant frequency. Circuits using the clock signal for synchronization may become active at either the rising edge, falling edge, or, in the case of double data rate, both in the rising and in the falling edges of the clock cycle.d in the falling edges of the clock cycle.
, Die Benutzung eines Taktsignals (kurz auch … Die Benutzung eines Taktsignals (kurz auch nur Takt; englisch clock signal oder clock) ist ein Verfahren, den richtigen zeitlichen Ablauf beim Betrieb einer elektronischen Schaltung sicherzustellen. Insbesondere benötigen viele digitale Schaltungen ein entsprechendes Signal zur zeitlichen Koordination bzw. Synchronisation der Aktionen mehrerer Schaltkreise (insbesondere der von Flipflops) innerhalb komplexer digitaler Systeme (Schaltwerke). Daneben kann die Frequenz des Taktsignals als Referenzfrequenz dienen; sie sorgt so für den gleichmäßigen Gang beispielsweise elektronischer Uhren. Auch bestimmte analoge Schaltungen, beispielsweise Switched-Capacitor-Filter, benötigen eine genaue Taktfrequenz. Meistens ist es ein periodisches Signal, das durch seine Frequenz (Taktfrequenz oder Taktrate genannt) bzw. deren Kehrwert (Periodendauer) charakterisiert ist. Es wechselt dabei zwischen zwei Logikpegeln, in nebenstehender Skizze mit H für High und L für Low bezeichnet. Prominentes Beispiel eines Taktsignals ist der Systemtakt (system clock) in einem Computer, der die Arbeitsgeschwindigkeit vieler Komponenten, insbesondere des Mikroprozessors, bestimmt. Ein Beispiel für ein aperiodisches Taktsignal ist die getaktete Datenübertragung, wie beispielsweise bei den Schnittstellen SPI oder I²C.weise bei den Schnittstellen SPI oder I²C.
, クロック信号（クロックしんごう、クロックパルス、クロック、clock signal） … クロック信号（クロックしんごう、クロックパルス、クロック、clock signal）とは、クロック同期設計の論理回路が動作する時に複数の回路間でタイミングを合わせる（同期を取る）ために使用される、電圧が高い状態と低い状態を周期的にとる信号である。信号線のシンボルなどではCLKという略記がしばしば用いられる。日本産業規格では刻時信号とも訳されるが、この訳が用いられていることはほとんどない(クロック(刻時)回路という表現を使っている資料はある)。 クロック信号はで作られる。最も典型的なクロック信号はデューティ比50%の矩形波で、一定の周波数を保つ。クロック信号により同期をとる回路は信号の立ち上がりの部分（電圧が低い状態から高い状態に遷移する部分）で動作することが多く、の場合は立ち下がりの部分でも動作する。高い状態に遷移する部分）で動作することが多く、の場合は立ち下がりの部分でも動作する。
, Em eletrônica e especialmente em circuitos … Em eletrônica e especialmente em circuitos digitais síncronos, o sinal de relógio (em inglês, clock signal) é um sinal usado para coordenar as ações de dois ou mais circuitos eletrônicos. Um sinal de relógio oscila entre os estados alto e baixo, normalmente usando um ciclo de trabalho (duty cicle) de 50%, e gerando uma onda quadrada. Circuitos que usam o sinal de relógio para sincronização podem se tornar ativos no ápice, na queda ou em ambos os momentos do sinal de relógio (por exemplo, uma DDR SDRAM).l de relógio (por exemplo, uma DDR SDRAM).
, Синхросигнал (тактовий сигнал) — сигнал, щ … Синхросигнал (тактовий сигнал) — сигнал, що забезпечує координацію роботи деякої кількості цифрових мікросхем. Широко застосовується в цифровій електроніці від електронних годинників до обчислювальної техніки. Синхросигнал зазвичай має форму меандра та коливається між двома логічними рівнями — високим та низьким.ма логічними рівнями — високим та низьким.
, Un signal d’horloge est, en électronique, … Un signal d’horloge est, en électronique, et particulièrement en électronique numérique, un signal électrique oscillant qui rythme les actions d'un circuit. Sa période est appelée cycle d’horloge. À chaque cycle d'horloge, des calculs peuvent être effectués en utilisant les sorties de bascules. L'horloge permet d'assurer que les données sont valides au cycle d'horloge suivant, c'est-à-dire que les calculs sont terminés et les résultats stabilisés. La durée du cycle doit donc être choisie en fonction de la durée maximale possible de chacun des calculs.e maximale possible de chacun des calculs.
, Hodinový signál, hodinové impulsy (anglick … Hodinový signál, hodinové impulsy (anglicky clock, CLK, slangově hodiny) je elektrický signál (obvykle digitální), jehož změna způsobuje změnu stavu sekvenčního digitálního elektronického obvodu. U složitějších sekvenčních obvodů (např. mikroprocesor) určuje frekvence hodinového signálu pracovní frekvenci obvodu a nazývá se taktovací frekvence. Zvláštním případem hodinového signálu je synchronizace přenosu informací po sériových sběrnicích, kde se hodinový signál ve vysílači kvůli úspoře materiálu vedení v procesu kódování často slučuje s daty, a v přijímači je nutné jej při rekonstruovat. Kód, který takovéto sloučení hodinového signálu s daty umožňuje, se anglicky nazývá self-clocking (dosl. překlad „samotaktovací“), např. Kódování Manchester, , MFM apod. Podobná situace je u mnoha paměťových médií, např. magnetických pásek, pevných disků, optické médií jako CD a DVD, kde je spolu s daty zaznamenávaný i hodinový signál a při čtení je nutné jej zrekonstruovat.l a při čtení je nutné jej zrekonstruovat.
, 클럭 신호(영어: clock signal)는 논리상태 H(high,논리 1) … 클럭 신호(영어: clock signal)는 논리상태 H(high,논리 1)와 L(low,논리 0)이 주기적으로 나타나는 방형파(square wave) 신호를 말한다. 많은 경우 전자공학의 디지털 회로에서 클럭 신호에 맞추어 신호의 처리를 하는 동기 처리를 위해 사용한다. 클럭은 순차회로(sequential circuit)의 플립플롭(flip-flop)에서 반드시 필요하다. 여러개의 플립플롭이 비동기 클럭(asynchronous clock)으로 동작하더라도 클럭입력(clock input)은 필요하다. 논리 회로가 커지면 여러 개의 클럭이 필요하므로 동기식(synchronous)와 비동기식(asynchronous)이 섞여 설계되어 동작한다.FPGA와 같은 큰 회로에서는 클럭 신호가 별도로 지정하는 경우도 있다.별도의 클럭 입력이 결정되어 있고, 내부에서 클럭 네트워크를 통해 각 논리 모듈로 전용 신호선이 존재한다. 클럭 신호의 요소는: 1.
* 신호의 크기 2.
* 주기를 결정하는 주파수 3.
* 한 주기 동안 상태 H와 L의 시간비인 듀티비 가 있다. 클럭 신호는 디지털회로에서 많이 사용하므로 신호의 크기는 전압으로 나타난다. 디지털회로에서 전압은 보통 논리 게이트의 전압과 같게 설계한다. 전압상태의 기준은 0V(ground)을 L 상태로 Vcc을 H 상태로 발생 시키는 것이 보통이다. H는 5V, 3.3V 등 논리 게이트에 따라 다르고 처음 칩 설계시 고정되어 있다. 초기에 5V을 많이 사용하였으나 3.3V 등으로 낮아지는 경향이 있다. 주파수는 디지털 회로 설계 요구사항에 따라 결정하는 것이 일반적이다. 규모가 있는 디지털 회로는 보통 다양한 주파수가 필요한 경우가 발생하는데, 내부의 에 의해 주파수 변환하여 사용한다. 따라서 필요한 가장 빠른 주파수를 수정 발진기(crystal oscillator)를 사용하여 만들고 이것으로 분배한다. 수정 발진기의 발진 주파수 보다 빠른 경우 위상동기회로(PLL) 방식의 회로 구성을 통해 칩 내부에서 높은 주파수를 발진하여 사용한다. 클럭 신호에서 한 주기 동안 H와 L의 시간차비인 듀티비가 보통 50%인 방형파를 많이 사용한다. 디지털 회로에서 신호가 반영하는 시점은, 신호의 상태 변화할 때의 짧은 순간에 이루어지는 경우가 많다. 상태 L에서 H로 변화하는 순간인 상승에지(rising edge)나 H에서 L로 변하는 하강에지(falling edge)에서 동작하는 경우가 많다. 플립플럽은 상승 또는 하강에지에서 입력이 출력에 반영된다. 보통 마이크로프로세서에서는 듀티비가 50%을 많이 사용하지만, 경우에 따라 50%가 아닌경우도 있다:
* 듀티비 50%, 단상형 클럭(single-phase clock) : Z80, 8085, 8051
* 듀티비 50% 유사, 이상형 클럭(two-phase clock) : 6809는 듀티비가 50%에서 약간의 시간차가 있어도 된다. 수정발진기를 사용하여 하나의 주파수를 만들고, 칩 내부에서 2개의 상(phase)이 다른 클럭을 만든어 CPU 내부에서 사용하고 밖으로도 출력한다. DDR SDRAM은 상승에지 또는 하강에지에서 동기되어 데이터의 액세스가 처리된다. 디지털회로의 카운터 같은 경우, 각 플립플럽의 동작을 같은 시간에 하기 위한 동기 신호로 사용한다. 클럭은 두 개 이상의 디지털 회로의 동작을 통합하는 데에 쓰이는 신호이다. 동기화를 위해 클록 신호를 사용하는 회로는 갑자기 오르는 부분, 갑자기 떨어지는 부분에서 활발할 수 있다. 이를테면 DDR SDRAM은 두 곳에서 모두 활발해진다. 활발할 수 있다. 이를테면 DDR SDRAM은 두 곳에서 모두 활발해진다.
, En klockcykel är cykeltiden för klocksigna … En klockcykel är cykeltiden för klocksignalen hos till exempel en processor. Vissa processorer utför en instruktion per klockcykel, medan andra tar flera klockcykler på sig att utföra en instruktion. Det finns dessutom många exempel på processorer med variabel längd på det antal klockcykler en instruktion tar att utföra – enkla instruktioner genomförs på få klockcykler, och komplicerade tar fler. En processor med en frekvens på 1 MHz som utför en instruktion varje klockcykel utför således 1 000 000 instruktioner per sekund. Alla processorer till IBM-kompatibla datorer från till 80486 arbetade efter detta mönster, men år 1992 kom Pentiumprocessorn, den första x86-kompatibla processorn som var , kunde alltså utföra flera instruktioner per klockcykel.utföra flera instruktioner per klockcykel.
, Il termine clock, in elettronica, indica u … Il termine clock, in elettronica, indica un segnale periodico, generalmente un'onda quadra, utilizzato per sincronizzare il funzionamento dei dispositivi elettronici digitali. Può essere generato da qualsiasi oscillatore, si usa generalmente il tipo a quarzo per la sua alta stabilità di oscillazione.per la sua alta stabilità di oscillazione.
, Taktowanie – sposób sterowania pracą układ … Taktowanie – sposób sterowania pracą układów cyfrowych polegający na dostarczeniu przez układ generatora sygnału elektrycznego (w założeniu zwykle prostokątnego) o określonej częstotliwości (częstotliwość taktowania). Układy takie (np. mikroprocesory, układy pamięci synchronicznych) wykonują jedną podstawową, jednostkową operację za każdym razem, gdy dotrze do nich impuls taktujący. Procesor taktowany częstotliwością 1 GHz wykonuje 1 miliard podstawowych operacji w ciągu sekundy. Pojedyncza operacja nie powinna być mylona z wykonaniem pojedynczego rozkazu, gdyż zwykle w celu jego wykonania procesor musi zrealizować kilka operacji elementarnych, w związku z czym wykonanie rozkazu zajmuje kilka taktów sygnału zegarowego. Technologie DDR i umożliwiają pracę dwukrotnie, a nawet czterokrotnie, szybszą niż wynosi częstotliwość taktowania (zobacz , ) – dzięki temu, że operacje wykonywane są nie tylko w czasie narastającego zbocza sygnału taktującego (na zboczu narastającym), ale także w czasie jego opadania (na zboczu opadającym). W przypadku układów QDR sygnał zegarowy taktujący układ zostaje powielony 4-krotnie dzięki czemu możliwe jest przekazanie 4 pakietów danych w czasie pojedynczego okresu sygnału zegarowego. Pakiety te są równomiernie rozmieszczone w czasie pojedynczego okresu sygnału zegarowego.ie pojedynczego okresu sygnału zegarowego.
, Una señal de reloj (en inglés clock signal … Una señal de reloj (en inglés clock signal, o simplemente clock) es en la electrónica digital una señal binaria, que sirve para coordinar las acciones de varios circuitos, en especial para la sincronización de biestables en sistemas digitales complejos. Según su aplicación, la señal de reloj se puede repetir con una frecuencia predefinida o también ser aperiódica. En los casos en los que hay una señal de reloj, suele darse por medio de un generador de reloj. La señal oscila entre un estatus alto y bajo, que se caracteriza por un período de oscilación o bien por un valor de cambio, la frecuencia de reloj y el ciclo de trabajo. Los circuitos que utilizan la señal de reloj para sincronizarse, pueden, según su construcción, basarse en el flanco ascendente o en el descendente de la señal (en el caso de DDR se utilizan ambos flancos). En hojas técnicas y diagramas a la señal de reloj se le suele describir como CLK. La mayoría de circuitos integrados complejos requieren una señal de reloj, para sincronizar diferentes partes del chip y equilibrar los retrasos de las puertas. Dado que los chips son cada vez más complejos, es cada vez más difícil proveer de una señal de reloj precisa y homogénea en todos los sitios. Ejemplo ilustrativo de este problema son los microprocesadores, componente central de los ordenadores modernos. Para los transistores se suele indicar la frecuencia, hasta la que es posible amplificar una pequeña señal. Ésta suele ser diez veces mayor a la frecuencia de reloj.diez veces mayor a la frecuencia de reloj.
, في مجال الاإلكترونيات والدوائر المتزامنة خ … في مجال الاإلكترونيات والدوائر المتزامنة خصوصاً إشارة الساعة (بالإنجليزية: Clock signal) تعتبر نوع محدد من الإشارة المتأرجحة بين الحالة المرتفعة والمنخفضة , مثل استخدام بناودل الإيقاع لتنسيق الحراكات الدائيرة , رغم أن كلمة إشارة تحوي على معاني أخرى كثيرة، والمصطلح يستخدم هنا لـ«تحويل الطاقة التي تحمل المعلومات». إشارة الساعة تنتج عبر . رغم أستخدام طرق أخرى أكثر تعيداً لتوليدها. أكثر إشارات الساعة شيوعاً هي التي تستخدم نموذج موجة مربعة الشكل خلال 50% من النبضة الواحدة في العادة مع التصحيح التردد الثابت. الدوائر الإلكترونية تستخدم إشارة الساعة للمزامنة , قد تصبح نشطة سواء عند الوصول إلى قمة الإشارة أو قاع الإشارة , أو في حالة معدل البيانات المضاعفة. كلاهما عند قمة و قاع تردد الساعة.لمضاعفة. كلاهما عند قمة و قاع تردد الساعة.
|
| http://dbpedia.org/ontology/wikiPageExternalLink
|
https://web.archive.org/web/20070208034716/http:/www.sigda.org/newsletter/index.html +
, http://www.sigda.org +
, http://archive.sigda.org/ispd/contests/10/ispd10cns.html +
, https://web.archive.org/web/20131224102708/http:/chipdesignmag.com/display.php%3FarticleId=915 +
, https://web.archive.org/web/20100711135550/http:/www.sigda.org/newsletter/2005/eNews_051201.html +
, http://www.ece.rochester.edu/users/friedman/ +
, http://www.eecs.umich.edu/~imarkov/ +
, http://www.eecs.umich.edu/~imarkov/pubs/conf/iccad11-tuto.pdf +
, http://www.eecs.umich.edu/~imarkov/pubs/diss/DJdiss.pdf +
|
| http://dbpedia.org/ontology/wikiPageID
|
182693
|
| http://dbpedia.org/ontology/wikiPageLength
|
16767
|
| http://dbpedia.org/ontology/wikiPageRevisionID
|
1121110379
|
| http://dbpedia.org/ontology/wikiPageWikiLink
|
http://dbpedia.org/resource/Dynamic_frequency_scaling +
, http://dbpedia.org/resource/Four-phase_logic +
, http://dbpedia.org/resource/Transmission_gate +
, http://dbpedia.org/resource/Sine_wave +
, http://dbpedia.org/resource/State_%28computer_science%29 +
, http://dbpedia.org/resource/Intel_8080 +
, http://dbpedia.org/resource/Pipeline_%28computing%29 +
, http://dbpedia.org/resource/Integrated_circuit +
, http://dbpedia.org/resource/Spread_spectrum_clock +
, http://dbpedia.org/resource/Asynchronous_circuit +
, http://dbpedia.org/resource/Differential_signaling +
, http://dbpedia.org/resource/Waveform +
, http://dbpedia.org/resource/Signal_%28electrical_engineering%29 +
, http://dbpedia.org/resource/Microprocessor +
, http://dbpedia.org/resource/Single-ended_signalling +
, http://dbpedia.org/resource/Double_data_rate +
, http://dbpedia.org/resource/Timing_constraints +
, http://dbpedia.org/resource/Western_Digital +
, http://dbpedia.org/resource/Crystal_oscillator +
, http://dbpedia.org/resource/Slew_rate +
, http://dbpedia.org/resource/Metal_oxide_semiconductor +
, http://dbpedia.org/resource/Self-clocking_signal +
, http://dbpedia.org/resource/Pulse-per-second_signal +
, http://dbpedia.org/resource/Category:Clock_signal +
, http://dbpedia.org/resource/Input/output +
, http://dbpedia.org/resource/Race_hazard +
, http://dbpedia.org/resource/Clock_multiplier +
, http://dbpedia.org/resource/Combinational_logic +
, http://dbpedia.org/resource/Eby_Friedman +
, http://dbpedia.org/resource/Category:Synchronization +
, http://dbpedia.org/resource/Clock_rate +
, http://dbpedia.org/resource/Electronics +
, http://dbpedia.org/resource/Harmonic +
, http://dbpedia.org/resource/Flip-flop_%28electronics%29 +
, http://dbpedia.org/resource/Global_interconnect +
, http://dbpedia.org/resource/Asynchronous_Processor +
, http://dbpedia.org/resource/Gated_latch +
, http://dbpedia.org/resource/Clock_gating +
, http://dbpedia.org/resource/Integrated_circuit_design +
, http://dbpedia.org/resource/Electronic_circuit +
, http://dbpedia.org/resource/6501 +
, http://dbpedia.org/resource/Inductor +
, http://dbpedia.org/resource/Interface_Logic_Model +
, http://dbpedia.org/resource/Synchronous_circuit +
, http://dbpedia.org/resource/Analog-to-digital_converter +
, http://dbpedia.org/resource/Electronic_design_automation +
, http://dbpedia.org/resource/Propagation_delay +
, http://dbpedia.org/resource/Clock_skew +
, http://dbpedia.org/resource/Moore%27s_law +
, http://dbpedia.org/resource/Metronome +
, http://dbpedia.org/resource/Edge-triggered_flip-flop +
, http://dbpedia.org/resource/Synchronous_logic +
, http://dbpedia.org/resource/Functional_requirements +
, http://dbpedia.org/resource/Duty_cycle +
, http://dbpedia.org/resource/MOS_Technology_6502 +
, http://dbpedia.org/resource/Reversible_computing +
, http://dbpedia.org/resource/National_Semiconductor +
, http://dbpedia.org/resource/Square_wave +
, http://dbpedia.org/resource/Fanout +
, http://dbpedia.org/resource/Jitter +
, http://dbpedia.org/resource/IMP-16 +
, http://dbpedia.org/resource/Clock_domain_crossing +
, http://dbpedia.org/resource/Mixed-signal_integrated_circuit +
, http://dbpedia.org/resource/Digital_circuit +
, http://dbpedia.org/resource/Clock_generator +
, http://dbpedia.org/resource/Static_logic_%28digital_logic%29 +
, http://dbpedia.org/resource/Motorola_6800 +
, http://dbpedia.org/resource/Texas_Instruments_TMS9900 +
, http://dbpedia.org/resource/Electrical_network +
, http://dbpedia.org/resource/Microcontroller +
, http://dbpedia.org/resource/Phi +
, http://dbpedia.org/resource/Intrinsity +
, http://dbpedia.org/resource/Signal_noise +
, http://dbpedia.org/resource/Microcomputer +
, http://dbpedia.org/resource/Bit-synchronous_operation +
, http://dbpedia.org/resource/Digital_data +
, http://dbpedia.org/resource/Design_flow_%28EDA%29 +
|
| http://dbpedia.org/property/wikiPageUsesTemplate
|
http://dbpedia.org/resource/Template:Doi-inline +
, http://dbpedia.org/resource/Template:Short_description +
, http://dbpedia.org/resource/Template:Main +
, http://dbpedia.org/resource/Template:Citation_needed +
, http://dbpedia.org/resource/Template:Cmn +
, http://dbpedia.org/resource/Template:ISBN +
, http://dbpedia.org/resource/Template:Reflist +
|
| http://purl.org/dc/terms/subject
|
http://dbpedia.org/resource/Category:Synchronization +
, http://dbpedia.org/resource/Category:Clock_signal +
|
| http://purl.org/linguistics/gold/hypernym
|
http://dbpedia.org/resource/Type +
|
| http://www.w3.org/ns/prov#wasDerivedFrom
|
http://en.wikipedia.org/wiki/Clock_signal?oldid=1121110379&ns=0 +
|
| http://xmlns.com/foaf/0.1/isPrimaryTopicOf
|
http://en.wikipedia.org/wiki/Clock_signal +
|
| owl:sameAs |
http://ja.dbpedia.org/resource/%E3%82%AF%E3%83%AD%E3%83%83%E3%82%AF +
, http://cs.dbpedia.org/resource/Hodinov%C3%BD_sign%C3%A1l +
, http://pl.dbpedia.org/resource/Taktowanie +
, http://zh.dbpedia.org/resource/%E5%AE%9A%E6%99%82%E5%99%A8%E8%A8%8A%E8%99%9F +
, http://no.dbpedia.org/resource/Klokke_%28elektronikk%29 +
, http://sr.dbpedia.org/resource/%D0%A2%D0%B0%D0%BA%D1%82%D0%BD%D0%B8_%D1%81%D0%B8%D0%B3%D0%BD%D0%B0%D0%BB +
, http://fr.dbpedia.org/resource/Signal_d%27horloge +
, http://sv.dbpedia.org/resource/Klockcykel +
, http://he.dbpedia.org/resource/%D7%90%D7%95%D7%AA_%D7%A9%D7%A2%D7%95%D7%9F +
, http://uk.dbpedia.org/resource/%D0%A1%D0%B8%D0%BD%D1%85%D1%80%D0%BE%D1%81%D0%B8%D0%B3%D0%BD%D0%B0%D0%BB +
, http://vi.dbpedia.org/resource/T%C3%ADn_hi%E1%BB%87u_nh%E1%BB%8Bp +
, http://fa.dbpedia.org/resource/%D8%B3%DB%8C%DA%AF%D9%86%D8%A7%D9%84_%D8%B3%D8%A7%D8%B9%D8%AA +
, http://tr.dbpedia.org/resource/Saat_i%C5%9Fareti +
, http://et.dbpedia.org/resource/Taktsignaal +
, http://sk.dbpedia.org/resource/Hodinov%C3%BD_sign%C3%A1l +
, http://ko.dbpedia.org/resource/%ED%81%B4%EB%9F%AD_%EC%8B%A0%ED%98%B8 +
, https://global.dbpedia.org/id/3x2BD +
, http://de.dbpedia.org/resource/Taktsignal +
, http://it.dbpedia.org/resource/Clock +
, http://hu.dbpedia.org/resource/%C3%93rajel +
, http://bg.dbpedia.org/resource/%D0%A2%D0%B0%D0%BA%D1%82%D0%BE%D0%B2_%D1%81%D0%B8%D0%B3%D0%BD%D0%B0%D0%BB +
, http://www.wikidata.org/entity/Q426882 +
, http://ar.dbpedia.org/resource/%D8%A5%D8%B4%D8%A7%D8%B1%D8%A9_%D8%A7%D9%84%D8%B3%D8%A7%D8%B9%D8%A9 +
, http://dbpedia.org/resource/Clock_signal +
, http://rdf.freebase.com/ns/m.018z61 +
, http://es.dbpedia.org/resource/Se%C3%B1al_de_reloj +
, http://ca.dbpedia.org/resource/Senyal_de_rellotge +
, http://ru.dbpedia.org/resource/%D0%A2%D0%B0%D0%BA%D1%82%D0%BE%D0%B2%D1%8B%D0%B9_%D1%81%D0%B8%D0%B3%D0%BD%D0%B0%D0%BB +
, http://pt.dbpedia.org/resource/Sinal_de_rel%C3%B3gio +
|
| rdf:type |
http://dbpedia.org/class/yago/PsychologicalFeature100023100 +
, http://dbpedia.org/class/yago/Cognition100023271 +
, http://dbpedia.org/class/yago/WikicatElectricalComponents +
, http://dbpedia.org/class/yago/Part105867413 +
, http://dbpedia.org/class/yago/Component105868954 +
, http://dbpedia.org/class/yago/Idea105833840 +
, http://dbpedia.org/class/yago/Content105809192 +
, http://dbpedia.org/class/yago/Concept105835747 +
, http://dbpedia.org/class/yago/Abstraction100002137 +
|
| rdfs:comment |
Un senyal de rellotge (en anglès clock sig … Un senyal de rellotge (en anglès clock signal, o simplement clock) és en electrònica digital un senyal binari que serveix per coordinar les accions de diversos circuits, en especial per la sincronització de biestables en sistemes digitals complexos. Segons la seva aplicació, el senyal de rellotge es pot repetir amb una freqüència determinada (fixa) o també ser aperiòdica (ser generada per un succés). En els casos en què hi ha un senyal de rellotge, sol donar-se per mitjà d'un generador de rellotge. El senyal oscil·la entre un nivell alt i baix, que es caracteritza per un període d'oscil·lació o bé per un valor de canvi, la freqüència de rellotge i el cicle de treball. Els circuits que utilitzen el senyal de rellotge per sincronitzar-se, poden, segons la seva construcció, basar-se en el flans la seva construcció, basar-se en el fla
, Тактовый сигнал, или синхросигнал, — сигна … Тактовый сигнал, или синхросигнал, — сигнал, использующийся для согласования операций одной или более цифровых схем. Синхросигнал обычно имеет форму меандра и колеблется между высоким и низким логическими уровнями. Активным уровнем тактового сигнала принято называть момент переключения из одного состояния в другое. Активным уровнем является высокий уровень, если схема переключается в момент, задаваемый фронтом синхросигнала, то есть когда синхросигнал переключается из нижнего уровня в верхний. Если переключение происходит по срезу синхросигнала, то активный уровень — низкий.нхросигнала, то активный уровень — низкий.
, In electronics and especially synchronous digital circuits, a clock signal (historically also known as logic beat) oscillates between a high and a low state and is used like a metronome to coordinate actions of digital circuits.
, En klockcykel är cykeltiden för klocksigna … En klockcykel är cykeltiden för klocksignalen hos till exempel en processor. Vissa processorer utför en instruktion per klockcykel, medan andra tar flera klockcykler på sig att utföra en instruktion. Det finns dessutom många exempel på processorer med variabel längd på det antal klockcykler en instruktion tar att utföra – enkla instruktioner genomförs på få klockcykler, och komplicerade tar fler. En processor med en frekvens på 1 MHz som utför en instruktion varje klockcykel utför således 1 000 000 instruktioner per sekund.åledes 1 000 000 instruktioner per sekund.
, Il termine clock, in elettronica, indica u … Il termine clock, in elettronica, indica un segnale periodico, generalmente un'onda quadra, utilizzato per sincronizzare il funzionamento dei dispositivi elettronici digitali. Può essere generato da qualsiasi oscillatore, si usa generalmente il tipo a quarzo per la sua alta stabilità di oscillazione.per la sua alta stabilità di oscillazione.
, Em eletrônica e especialmente em circuitos … Em eletrônica e especialmente em circuitos digitais síncronos, o sinal de relógio (em inglês, clock signal) é um sinal usado para coordenar as ações de dois ou mais circuitos eletrônicos. Um sinal de relógio oscila entre os estados alto e baixo, normalmente usando um ciclo de trabalho (duty cicle) de 50%, e gerando uma onda quadrada. Circuitos que usam o sinal de relógio para sincronização podem se tornar ativos no ápice, na queda ou em ambos os momentos do sinal de relógio (por exemplo, uma DDR SDRAM).l de relógio (por exemplo, uma DDR SDRAM).
, 클럭 신호(영어: clock signal)는 논리상태 H(high,논리 1) … 클럭 신호(영어: clock signal)는 논리상태 H(high,논리 1)와 L(low,논리 0)이 주기적으로 나타나는 방형파(square wave) 신호를 말한다. 많은 경우 전자공학의 디지털 회로에서 클럭 신호에 맞추어 신호의 처리를 하는 동기 처리를 위해 사용한다. 클럭은 순차회로(sequential circuit)의 플립플롭(flip-flop)에서 반드시 필요하다. 여러개의 플립플롭이 비동기 클럭(asynchronous clock)으로 동작하더라도 클럭입력(clock input)은 필요하다. 논리 회로가 커지면 여러 개의 클럭이 필요하므로 동기식(synchronous)와 비동기식(asynchronous)이 섞여 설계되어 동작한다.FPGA와 같은 큰 회로에서는 클럭 신호가 별도로 지정하는 경우도 있다.별도의 클럭 입력이 결정되어 있고, 내부에서 클럭 네트워크를 통해 각 논리 모듈로 전용 신호선이 존재한다. 클럭 신호의 요소는: 1.
* 신호의 크기 2.
* 주기를 결정하는 주파수 3.
* 한 주기 동안 상태 H와 L의 시간비인 듀티비 가 있다. 주파수 3.
* 한 주기 동안 상태 H와 L의 시간비인 듀티비 가 있다.
, Taktowanie – sposób sterowania pracą układów cyfrowych polegający na dostarczeniu przez układ generatora sygnału elektrycznego (w założeniu zwykle prostokątnego) o określonej częstotliwości (częstotliwość taktowania).
, Una señal de reloj (en inglés clock signal … Una señal de reloj (en inglés clock signal, o simplemente clock) es en la electrónica digital una señal binaria, que sirve para coordinar las acciones de varios circuitos, en especial para la sincronización de biestables en sistemas digitales complejos. Según su aplicación, la señal de reloj se puede repetir con una frecuencia predefinida o también ser aperiódica. Los circuitos que utilizan la señal de reloj para sincronizarse, pueden, según su construcción, basarse en el flanco ascendente o en el descendente de la señal (en el caso de DDR se utilizan ambos flancos).el caso de DDR se utilizan ambos flancos).
, Un signal d’horloge est, en électronique, … Un signal d’horloge est, en électronique, et particulièrement en électronique numérique, un signal électrique oscillant qui rythme les actions d'un circuit. Sa période est appelée cycle d’horloge. À chaque cycle d'horloge, des calculs peuvent être effectués en utilisant les sorties de bascules. L'horloge permet d'assurer que les données sont valides au cycle d'horloge suivant, c'est-à-dire que les calculs sont terminés et les résultats stabilisés. La durée du cycle doit donc être choisie en fonction de la durée maximale possible de chacun des calculs.e maximale possible de chacun des calculs.
, 時脈訊號（英語：Clock signal），計算機科學及相關領域用语。此訊號在同步電路當中，扮演時脈的角色，並組成電路的電子元件。只有当同步信号到达时，相关的触发器才按输入信号改变输出状态，因此使得相关的电子元件得以同步運作。
, Hodinový signál, hodinové impulsy (anglick … Hodinový signál, hodinové impulsy (anglicky clock, CLK, slangově hodiny) je elektrický signál (obvykle digitální), jehož změna způsobuje změnu stavu sekvenčního digitálního elektronického obvodu. U složitějších sekvenčních obvodů (např. mikroprocesor) určuje frekvence hodinového signálu pracovní frekvenci obvodu a nazývá se taktovací frekvence. Podobná situace je u mnoha paměťových médií, např. magnetických pásek, pevných disků, optické médií jako CD a DVD, kde je spolu s daty zaznamenávaný i hodinový signál a při čtení je nutné jej zrekonstruovat.l a při čtení je nutné jej zrekonstruovat.
, في مجال الاإلكترونيات والدوائر المتزامنة خ … في مجال الاإلكترونيات والدوائر المتزامنة خصوصاً إشارة الساعة (بالإنجليزية: Clock signal) تعتبر نوع محدد من الإشارة المتأرجحة بين الحالة المرتفعة والمنخفضة , مثل استخدام بناودل الإيقاع لتنسيق الحراكات الدائيرة , رغم أن كلمة إشارة تحوي على معاني أخرى كثيرة، والمصطلح يستخدم هنا لـ«تحويل الطاقة التي تحمل المعلومات». إشارة الساعة تنتج عبر . رغم أستخدام طرق أخرى أكثر تعيداً لتوليدها. أكثر إشارات الساعة شيوعاً هي التي تستخدم نموذج موجة مربعة الشكل خلال 50% من النبضة الواحدة في العادة مع التصحيح التردد الثابت. أو في حالة معدل البيانات المضاعفة. كلاهما عند قمة و قاع تردد الساعة.لمضاعفة. كلاهما عند قمة و قاع تردد الساعة.
, Die Benutzung eines Taktsignals (kurz auch … Die Benutzung eines Taktsignals (kurz auch nur Takt; englisch clock signal oder clock) ist ein Verfahren, den richtigen zeitlichen Ablauf beim Betrieb einer elektronischen Schaltung sicherzustellen. Insbesondere benötigen viele digitale Schaltungen ein entsprechendes Signal zur zeitlichen Koordination bzw. Synchronisation der Aktionen mehrerer Schaltkreise (insbesondere der von Flipflops) innerhalb komplexer digitaler Systeme (Schaltwerke). Daneben kann die Frequenz des Taktsignals als Referenzfrequenz dienen; sie sorgt so für den gleichmäßigen Gang beispielsweise elektronischer Uhren. Auch bestimmte analoge Schaltungen, beispielsweise Switched-Capacitor-Filter, benötigen eine genaue Taktfrequenz.ilter, benötigen eine genaue Taktfrequenz.
, Синхросигнал (тактовий сигнал) — сигнал, щ … Синхросигнал (тактовий сигнал) — сигнал, що забезпечує координацію роботи деякої кількості цифрових мікросхем. Широко застосовується в цифровій електроніці від електронних годинників до обчислювальної техніки. Синхросигнал зазвичай має форму меандра та коливається між двома логічними рівнями — високим та низьким.ма логічними рівнями — високим та низьким.
, クロック信号（クロックしんごう、クロックパルス、クロック、clock signal） … クロック信号（クロックしんごう、クロックパルス、クロック、clock signal）とは、クロック同期設計の論理回路が動作する時に複数の回路間でタイミングを合わせる（同期を取る）ために使用される、電圧が高い状態と低い状態を周期的にとる信号である。信号線のシンボルなどではCLKという略記がしばしば用いられる。日本産業規格では刻時信号とも訳されるが、この訳が用いられていることはほとんどない(クロック(刻時)回路という表現を使っている資料はある)。 クロック信号はで作られる。最も典型的なクロック信号はデューティ比50%の矩形波で、一定の周波数を保つ。クロック信号により同期をとる回路は信号の立ち上がりの部分（電圧が低い状態から高い状態に遷移する部分）で動作することが多く、の場合は立ち下がりの部分でも動作する。高い状態に遷移する部分）で動作することが多く、の場合は立ち下がりの部分でも動作する。
|
| rdfs:label |
إشارة الساعة
, Taktsignal
, Klockcykel
, Señal de reloj
, Clock signal
, Taktowanie
, Clock
, Тактовый сигнал
, Hodinový signál
, 클럭 신호
, Sinal de relógio
, 定時器訊號
, Senyal de rellotge
, Signal d'horloge
, クロック
, Синхросигнал
|
