| http://dbpedia.org/ontology/abstract
|
RISC (англ. Reduced Instruction Set Comput … RISC (англ. Reduced Instruction Set Computing — обчислення зі скороченим набором команд) — архітектура процесорів зі скороченим набором команд. Також відома як «архітектура load-store», позаяк система команд такої архітектури не включає арифметико-логічних операцій з операндами у пам'яті. Для будь-якого оброблення даних їх спочатку слід завантажити (англ. Load) в регістр, виконати необхідні операції, а тоді зберегти (англ. Store) назад у пам'ять. Найвідоміші представники: , Alpha, , ARM, AVR, , i860, i960, , MIPS, PA-RISC, (включаючи PowerPC), RISC-V, SuperH, та SPARC.ючаючи PowerPC), RISC-V, SuperH, та SPARC.
, Reduced Instruction Set Computer (RISC, en … Reduced Instruction Set Computer (RISC, englisch für Rechner mit reduziertem Befehlssatz) ist eine Designphilosophie für Computerprozessoren. Der Begriff wurde 1980 von David A. Patterson und Carlo H. Séquin geprägt. Das Designziel war der Verzicht auf einen komplexen, für die Assemblerprogrammierung komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere Taktfrequenzen. Die RISC entgegengesetzte Designphilosophie wird als Complex Instruction Set Computer (CISC) bezeichnet. In der heutigen Zeit hat die Unterscheidung in RISC und CISC weitgehend an Bedeutung verloren. Ehemalige RISC-Prozessorfamilien haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls superskalar. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.er 1990er Jahre in Prozessoren auftauchen.
, RISC (ang. Reduced Instruction Set Computi … RISC (ang. Reduced Instruction Set Computing) – typ architektury zestawu instrukcji procesora, który został przedstawiony pod koniec lat 70. w teoretycznych pracach na uniwersytecie Berkeley oraz w wynikach badań Johna Cocke z . Ówczesne procesory (budowane w architekturze CISC) charakteryzowały się bardzo rozbudowaną listą rozkazów, ale – jak wykazały badania – statystycznie tylko nieliczna ich część była wykorzystywana w programie. Okazało się na przykład, że ponad 50% rozkazów w kodzie to zwykłe przypisania, tj. zapis zawartości rejestru do pamięci i odwrotnie. Ponadto badania wykazały, że podczas działania programu ok. 26-45% wykonywanych instrukcji to instrukcje wywołania podprogramów lub instrukcje obsługujące pętle, ok. 13–15% to wspomniane przypisania, 7–21% to instrukcje warunkowe, natomiast reszta to tylko 1–3%. W związku z powyższym zaprezentowano architekturę mikroprocesorów, w której uwzględniono wyniki badań. Jej podstawowe cechy to: 1.
* Liczba rozkazów zredukowana do niezbędnego minimum. Wynosi ona kilkadziesiąt, podczas gdy w procesorach CISC sięga setek. Upraszcza to znacznie dekoder rozkazów. 2.
* Redukcja trybów adresowania, dzięki czemu kody rozkazów są prostsze, bardziej zunifikowane, co dodatkowo upraszcza wspomniany wcześniej dekoder rozkazów. Ponadto wprowadzono tryb adresowania, który ogranicza liczbę przesłań – większość operacji wykonuje się według schematu: . 3.
* Ograniczenie komunikacji pomiędzy pamięcią a procesorem. Przede wszystkim do przesyłania danych pomiędzy pamięcią a rejestrami służą dedykowane instrukcje, które zwykle nazywają się load (załaduj z pamięci) oraz store (zapisz do pamięci); pozostałe instrukcje mogą operować wyłącznie na rejestrach. Schemat działania na liczbach znajdujących się w pamięci jest następujący: załaduj daną z pamięci do rejestru, na zawartości rejestru wykonaj działanie, przepisz wynik z rejestru do pamięci. 4.
* Zwiększenie liczby rejestrów (np. 32, 192, 256, podczas gdy np. w architekturze x86 jest zaledwie 8 rejestrów), co również ma wpływ na zmniejszenie liczby odwołań do pamięci. Pierwszym procesorem zaprojektowanym w oparciu o architekturę RISC był wyprodukowany przez firmę RCA. Obecnie popularne procesory Intel, AMD i VIA z punktu widzenia programisty są widziane jako CISC, ale ich rdzeń jest RISC-owy. Rozkazy CISC są rozbijane na mikrorozkazy (ang. microops), które są następnie wykonywane przez RISC-owy blok wykonawczy. W praktyce okazuje się, że rozwiązanie takie (pomimo wielu znaczących wad) jest podejściem znacznie bardziej wydajnym (szczególnie, że RISC-owy blok wykonawczy jest znacznie bardziej nowoczesny od architektury CISC widocznej dla programisty).hitektury CISC widocznej dla programisty).
, RISC (Reduced Instruction Set Computer) és … RISC (Reduced Instruction Set Computer) és un tipus de microprocessador que reconeix un nombre típicament reduït d'instruccions de codi màquina. Són estructuralment més simples que els CISC i estan formats per un nombre molt més reduït de transistors, característica que els fa més barats, més ràpids i més eficients pel que fa a la dissipació d'escalfor (efecte Joule) i de retruc, permet estalviar costos en refrigeració. Aquest tipus de processador està basat bàsicament en el model modern de Von Neumannsicament en el model modern de Von Neumann
, حاسوب مجموعة التعليمات المخفضة (بالإنجليزي … حاسوب مجموعة التعليمات المخفضة (بالإنجليزية: Reduced Instruction Set Computer)، هو حاسوب ذو مجموعة تعليمات تسمح للمعالج الدقيق أن يكون له عدد دورات أقل لكل تعليمة بالمقارنة مع مجموعة التعليمات الحاسوبية المعقدة. طقم التعليمات الذي يدعمه أي معالج هو عبارة عن مجموعة أوامر كل أمر منها يمثل تسلسل من الـ Bytes يستطيع المعالج التعرف عليها مباشرة ومن ثم يستجيب لمحتوى ذلك الأمر. اعتمدت CISC على التالي : كل ما زاد عدد الأوامر زادت سهولة البرمجة بشكل كبير لكن بالمقابل يزيد التعقيد في بناء المعالج حيث ستحتاج إلى وحدة ترجمة معقدة داخل نفس المعالج للتعرف على كم الأوامر الكبير وسيستغرق الأمر وقتا إضافيا داخل وحدة الترجمة MicrocodeUnit حتى يتم تفسيره مما يعني تباطؤاً في الأداء اعتماداً على تعقيد الأمر المدخل. اعتمدت RISC على التالي:أوامر بدائية جدا لا تحتاج لوحدة ترجمة (NO Microcode Unit) تنفذ الأوامر تنفيذا سريعا وكل أمر يستغرق دورة معالجة وحيدة أو أقل وكل الأوامر موحدة الطول 4 بايت فقط. ونظراً لسهولة الأوامر كما ذكرنا وتوحيد الطول أصبحت الحاجة لقوة المعالجة أقل مما يعني إمكانية الحصول على معالج RISC بنفس أداء معالج CISC ولكن بعدد ترانزستورات أقل بكثير وأيضا تم إلغاء وحدة الترجمة مما يعني تخفيضا كبيرا في تكاليف التصنيع وفي حجم المعالج أيضا مما مكن من إضافة المزيد من المسجلات الداخلية والتي بدورها وفرت مخزناً واسعاً لتخزين البيانات والأوامر ذات الاستخدام المتكرر ضمن المعالج مما يعني وصولا سريعا جدا لها بدلا من الحاجة للخروج خارج المعالج لجلبها من الذاكرة ذاكرة الوصول العشوائي الرئيسية وعملية الخروج من المعالج أثناء التنفيذ لعملية ما تعني تباطؤاً لا يستهان به خصوصاً إذا نظرنا إلى سرعة النواقل والتي تعتبر بطيئة جدا مقارنة بسرعة المعالج الداخلية. ولكن العيب هنا ما وصل إليه المبرمجون من ناحية التعقيد وتحديداً في برمجة البرامج المترجمة Compilers وهي البرامج التي تحول البرامج المكتوبة بلغات عالية المستوى مثل Cو JAVA إلى لغة الآلة والصعوبة هذه سببها قلة وبدائية الأوامر المتوفرة. لنأخذ مثالاً لتوضيح قصة الصعوبة والسهولة في البرمجة استناداً لحجم وعدد الأوامر المتاحةهناك (طفل 1) عنده مكعبات للبناء وهي بدائية أي عبارة عن مكعبات فقط وهناك (طفل 2) عنده مكعبات بأشكال متنوعة من مستطيلات ومثلثات إلى أشكال جاهزة من سيارات وبشر إلى ما هنالك. طلب من الطفلين بناء منزل مثلا فمن سيعاني أكثر في البناء؟؟؟ أكيد الطفل الأول لأنه سيحتاج لتكوين كل العناصر بنفسه من الأشكال البدائية جداً بينما الطفل الثاني لن يستغرق وقتا يذكر بل وسيجد وقتاً إضافيا في إضافة الأشكال الجمالية، هذه فلسفة تقنية CISC. ولكن إذا نظرنا من زاوية أخرى سنجد أن تكلفة مكعبات الطفل الثاني تكون أضعافاً مضاعفة من تكلفة مكعبات الطفل الأول وأيضاً لو كان الطفل الأول ذكي لدرجة كبيرة فإنه سيستطيع التعامل مع مكعباته بمهارة وسرعة غير مسبوقة بينما سيحتاج الطفل الثاني مهما كان ذكيا لبعض الوقت لكي يستوعب الشكل الذي في يده والمكان المناسب لوضعه. هذه فلسفة تقنية RISC.لمكان المناسب لوضعه. هذه فلسفة تقنية RISC.
, RISC (англ. reduced instruction set comput … RISC (англ. reduced instruction set computer — вычислитель с набором упрощённых/редуцированных команд) — архитектурный подход к проектированию процессоров, в которой быстродействие увеличивается за счёт такого кодирования инструкций, чтобы их декодирование было более простым, а время выполнения — меньшим. В системах команд первых RISC-процессоров даже отсутствовали команды умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками).ежду несколькими исполнительными блоками).
, RISC är en akronym för Reduced Instruction Set Computing (alternativt Load-Store arkitektur som är ett mer korrekt namn). RISC-principerna utvecklades av IBMs mellan 1975 och 1979 när den första RISC-processorn med namnet 801 levererades.
, Dalam teknik komputer, komputer set instru … Dalam teknik komputer, komputer set instruksi yang dikurangi atau komputer set instruksi sederhana (Inggris: reduced instruction set computer, disingkat RISC) adalah komputer yang dirancang untuk menyederhanakan instruksi individu yang diberikan kepada komputer untuk mewujudkan suatu tugas. Berbeda dengan instruksi yang diberikan ke komputer set instruksi kompleks (CISC), dengan komputer RISC, tugas mungkin memerlukan lebih banyak instruksi (kode) untuk mewujudkan tugas, karena instruksi individu ditulis dalam kode yang lebih sederhana. Tujuannya adalah untuk mengimbangi kebutuhan untuk memproses lebih banyak instruksi dengan meningkatkan kecepatan setiap instruksi, khususnya, mengimplementasikan mungkin lebih sederhana dengan instruksi yang lebih sederhana. Konsep operasional utama dari komputer RISC adalah bahwa setiap instruksi hanya melakukan satu fungsi (misalnya menyalin nilai dari memori ke register). Komputer RISC biasanya memiliki banyak (16 atau 32) register tujuan umum berkecepatan tinggi dengan arsitektur muat dan simpan di mana kode untuk instruksi register-register (untuk melakukan aritmatika dan tes) terpisah dari instruksi yang memberikan akses ke memori utama komputer. Desain CPU memungkinkan komputer RISC beberapa mode pengalamatan sederhana dan waktu instruksi yang dapat diprediksi yang menyederhanakan desain sistem secara keseluruhan. Perkembangan konseptual arsitektur komputer RISC dimulai dengan proyek pada akhir 1970-an, tetapi konsep ini tidak segera digunakan. Desainer di California mengambil konsep IBM 801 ke 2 proyek terpisah, Stanford MIPS dan Berkeley RISC. Mereka dikomersialkan pada 1980-an sebagai sistem MIPS dan SPARC. IBM akhirnya memproduksi desain RISC berdasarkan karya lebih lanjut pada konsep IBM 801, yaitu arsitektur set instruksi , PowerPC, dan . Ketika proyek-proyek matang, banyak desain serupa diproduksi pada akhir 1980-an hingga awal 1990-an, menciptakan unit pemrosesan pusat yang meningkatkan utilitas komersil stasiun kerja Unix dan prosesor tertanam di pencetak laser, perute, dan produk serupa.pencetak laser, perute, dan produk serupa.
, Η συντομογραφία του είναι RISC (προφέρεται … Η συντομογραφία του είναι RISC (προφέρεται ρισκ) και σημαίνει υπολογιστής περιορισμένου συνόλου εντολών. Η στρατηγική στην οποία βασίζεται η αρχιτεκτονική RISC είναι η ύπαρξη ενός μικρού συνόλου εντολών, οι οποίες πραγματοποιούν ένα ελάχιστο πλήθος απλών λειτουργιών. Οι σύνθετες εντολές προσομοιώνονται με τη χρήση ενός υποσυνόλου απλών εντολών. Ο προγραμματισμός σε RISC είναι πιο δύσκολος και χρονοβόρος από ότι στον άλλο σχεδιασμό, επειδή οι πιο σύνθετες εντολές προσομοιώνονται από απλές.ύνθετες εντολές προσομοιώνονται από απλές.
, ( RISC는 여기로 연결됩니다. 다른 뜻에 대해서는 RISC (동음이의) … ( RISC는 여기로 연결됩니다. 다른 뜻에 대해서는 RISC (동음이의) 문서를 참고하십시오.) 축소 명령어 집합 컴퓨터(영어: Reduced Instruction Set Computer, RISC, 리스크)는 CPU 명령어의 개수를 줄여 명령어 해석시간을 줄임으로써 개별 명령어의 실행속도를 빠르게 한 컴퓨터다. RISC의 중요한 목표는 명령어 파이프라인을 통해 개별 명령어의 실행속도를 높여 복잡 명령어 집합 컴퓨터 (CISC)에 비해 더 많은 명령어를 처리해야 하는 단점을 상쇄하는 것이다. RICS는 마이크로프로세서를 설계하는 방법 가운데 하나이며, RISC-V, SPARC, MIPS 등의 아키텍처에서 사용된다. 전통적인 CISC CPU에는 프로그래밍을 돕기 위한 많은 수의 명령어와 주소 모드가 존재했다. 그러나 그중에서 실제로 쓰이는 명령어는 몇 개 되지 않는다는 사실을 바탕으로, 적은 수의 명령어만으로 명령어 집합을 구성한 것이 RISC이다. 그래서, RISC는 CISC보다 구조가 더 단순하다. 복잡한 연산도 적은 수의 명령어들을 조합하는 방식으로 수행이 가능하다. 그리고 CISC 형식의 CPU내 ROM에 소프트웨어적으로 적재된 내부 명령어들을 하드웨어적으로 구성하여 제어기가 제거된 부분에 프로세서 레지스터 뱅크와 캐시를 둔다. 이렇게 함으로써 CPU가, 상대적으로 느린 메인 메모리에 접근하는 횟수를 줄여주어 파이프라이닝 등 시스템 수행속도가 전체적으로 향상된다.하는 횟수를 줄여주어 파이프라이닝 등 시스템 수행속도가 전체적으로 향상된다.
, RISC (anglicky Reduced Instruction Set Com … RISC (anglicky Reduced Instruction Set Computer, výslovnost risk) označuje v informatice jednu z architektur mikroprocesorů. RISC označuje procesory s redukovanou instrukční sadou, jejichž návrh je zaměřen na jednoduchou, vysoce optimalizovanou sadu strojových instrukcí, která je v protikladu s množstvím specializovaných instrukcí ostatních architektur. Přesná definice označení RISC není jasná, avšak často se používá popisnější název architektura load-store, který lépe vyjadřuje fakt, že celkový počet instrukcí RISC procesoru může být paradoxně vyšší, než u jiných architektur.[zdroj?] Mezi zástupce RISC procesorů patří ARM, MIPS, AMD Am29000, , Atmel AVR, PA-RISC, (včetně PowerPC), , SPARC, DEC Alpha. Protichůdnou architekturou jsou CISC procesory (anglicky Complex Instruction Set Computers, s komplexní instrukční sadou). Další alternativou jsou VLIW (Very Long Instruction Word) a (Explicitly parallel instruction computing) procesory. VLIW a EPIC procesory vznikly vývojem z RISC. VLIW se používají se například ve starších GPU firmy AMD. Architekturu EPIC používají například procesory Itanium a Itanium 2.í například procesory Itanium a Itanium 2.
, Ríomhaire a bhaineann feidhm as tacar beag treoracha réasúnta simplí chun próiseáil thapa is comhoiriúnacht fheabhsaithe deartha idir ríomhairí a chur ar fáil.
, Konputagailuen arkitekturan, RISC (ingeles … Konputagailuen arkitekturan, RISC (ingelesez: reduced instruction set computer) mikroprozesadore-mota bat da, makina-lengoaiako agindu-kopuru murriztu bat ezagutzen duena. CPU-diseinu mota bat da, CISC egitura baino sinpleagoa duena, eta, ondorioz, transistore-kopuru txikiagoa behar duena. Horrek berekin dakar azkarragoa izatea, bero-disipazio hobea izatea eta, ondorioz, aireztapen-kostu txikiagoa. Mikroprozesadore-mota hau arkitektura modernoan oinarrituta dago. 1970eko eta 1980ko hamarkadetan, mikroprozesadoreen abiadura handitzeari begira egindako esperimentu batzuetan aurkitu zen ezen, oinarrizko arkitektura jakin bat erabilita, mikroaginduekin zuzenean konpilatutako eta zirkuitu integratutik kanpoko memoria batean kokatutako programen exekuzioa eraginkorragoa zela. RISC prozesagailuen oinarrizko ideia da CPUan zuzenean hardware bidez ezarritako agindu-multzo sinplifikatu bat izatea. Hala, mikrokodea eta agindu konplexuak deskodetu beharra ezabatzea lortzen da. CISC prozesagailuen aldean, RISC prozesagailuak agindu gehiago exekutatzen ditu, baina, agindu errazagoak direnez, azkarrago prozesa daitezke. Hauek dira RISC prozesagailuen abantailak:
* CPUak azkarrago egiten du lan, erloju-ziklo gutxiago erabiltzen ditu aginduak exekutatzeko.
* Helbide-sistema ez-suntsitzailea erabiltzen du RAMean. Horrek esan nahi du ezen, eragiketak gauzatu ondoren, memorian atxikitzen dituela bi eragigaiak eta haien emaitza. Hala, eragiketa berri gutxiago exekutatu behar ditu.
* Agindu bakoitza CPUaren ziklo bakar batean exekuta daiteke.PUaren ziklo bakar batean exekuta daiteke.
, RISC (acrônimo de Reduced Instruction Set … RISC (acrônimo de Reduced Instruction Set Computer; em português, "Computador com um conjunto reduzido de instruções") é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. Em oposição, a arquitetura CISC (Complex Instruction Set Computer, em português, "Computador com um conjunto complexo de instruções") possui um conjunto maior de instruções especializadas, algumas delas raramente usadas pelos programas. Muitos dos microprocessadores modernos são RISCs, por exemplo DEC Alpha, SPARC, MIPS, e PowerPC. Os computadores atuais misturam as duas arquiteturas, criando o conceito de , incorporando os conceitos das duas arquiteturas e a inclusão de um núcleo RISC aos seus processadores. O tipo de microprocessador mais comum em desktops, o x86, é mais semelhante ao CISC do que ao RISC, embora chips mais novos traduzam baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução. Os processadores baseados na computação de conjunto de instruções reduzidas não têm , as instruções são executadas diretamente pelo hardware. Como característica, esta arquitetura, além de não ter , tem o conjunto de instruções reduzidas, bem como baixo nível de complexidade. A ideia foi inspirada pela percepção de que muitas das características incluídas na arquitetura tradicional de processadores para ganho de desempenho foram ignoradas pelos programas que foram executados neles. Mas o desempenho do processador em relação à memória que ele acessava era crescente. Isto resultou num número de técnicas para otimização do processo dentro do processador, enquanto ao mesmo tempo tentando reduzir o número total de acessos à memória. RISC é também a arquitetura adotada para os processadores dos videogames modernos, que proporcionam um hardware extremamente dedicado somente à execução do jogo, tornando-o muito mais rápido em relação a micro computadores com mais recursos, embora com .mputadores com mais recursos, embora com .
, Un processeur à jeu d'instructions réduit … Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. Cette stratégie était bien adaptée à la réalisation des microprocesseurs. À la fin des années 1980 et au début des années 1990 elle concurrençait des architectures traditionnelles plus lourdes CISC (de l'anglais complex instruction-set computer). En effet, les grandes différences de taille, de temps de décodage comme de temps d'exécution s'opposaient à des optimisations de type dit "pipe-line". La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire]l'autre six ans plus tôt.[réf. nécessaire]
, RISC（Reduced Instruction Set Computer、りすく） … RISC（Reduced Instruction Set Computer、りすく）は、コンピュータのプロセッサの命令セットアーキテクチャ (ISA) の設計の方向性として、命令セットの複雑さを減らすことすなわち、命令の総数や種類を減らし、それぞれの命令が行う処理を単純なものにし、命令フォーマットの種類を減らし、オペランドのアドレッシングを単純化する、などといった方向性により「命令セットを縮小して」設計されたコンピュータ（プロセッサ）である。この方向性が新しいものとして提案された際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。た際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。
, 精简指令集计算机（英語：reduced instruction set computer，缩写：RISC）或简译为精简指令集，是计算机中央處理器的一种设计模式。这种设计思路可以想像成是一家模組化的組裝工廠，对指令数目和寻址方式都做了精简，使其实现更容易，指令并行执行程度更好，编译器的效率更高。目前常見的精簡指令集微處理器包括DEC Alpha、、ARM、AVR、MIPS、PA-RISC、Power ISA（包括PowerPC、PowerXCell）、RISC-V和SPARC等。
, Een Reduced instruction set computer, acro … Een Reduced instruction set computer, acroniem RISC is een processor die werkt met een kleine set simpele basisinstructies. Dit in tegenstelling tot Complex instruction set computers (CISC), die werken met een relatief omvangrijke set complexe instructies.tief omvangrijke set complexe instructies.
, Reduced Instruction Set Computer (in acron … Reduced Instruction Set Computer (in acronimo RISC), nell'elettronica digitale, indica un'idea di progettazione di architetture per microprocessori che predilige lo sviluppo di un'architettura semplice e lineare. Questa semplicità di progettazione permette di realizzare microprocessori in grado di eseguire il set di istruzioni in tempi minori rispetto a una architettura CISC. I più comuni processori RISC sono AVR, PIC, ARM, DEC Alpha, PA-RISC, SPARC, MIPS, RISC-V, POWER e PowerPC.ISC, SPARC, MIPS, RISC-V, POWER e PowerPC.
, En arquitectura computacional, RISC (del i … En arquitectura computacional, RISC (del inglés Reduced Instruction Set Computer, en español Computador con conjunto de instrucciones reducido) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales: 1.
* Instrucciones de tamaño fijo y presentadas en un reducido número de formatos. 2.
* Solo las instrucciones de carga y almacenamiento acceden a la memoria de datos. Además estos procesadores suelen disponer de muchos registros de propósito general. El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria.Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, SPARC son ejemplos de algunos de ellos. RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su ejecución. La idea fue inspirada por el hecho de que muchas de las características que eran incluidas en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Además, la velocidad del procesador en relación con la memoria de la computadora que accedía era cada vez más alta. Esto conllevó la aparición de numerosas técnicas para reducir el procesamiento dentro del CPU, así como de reducir el número total de accesos a memoria. Terminología más moderna se refiere a esos diseños como arquitecturas de carga-almacenamiento.omo arquitecturas de carga-almacenamiento.
, In computer engineering, a reduced instruc … In computer engineering, a reduced instruction set computer (RISC) is a computer designed to simplify the individual instructions given to the computer to accomplish tasks. Compared to the instructions given to a complex instruction set computer (CISC), a RISC computer might require more instructions (more code) in order to accomplish a task because the individual instructions are written in simpler code. The goal is to offset the need to process more instructions by increasing the speed of each instruction, in particular by implementing an instruction pipeline, which may be simpler given simpler instructions. The key operational concept of the RISC computer is that each instruction performs only one function (e.g. copy a value from memory to a register). The RISC computer usually has many (16 or 32) high-speed, general-purpose registers with a load/store architecture in which the code for the register-register instructions (for performing arithmetic and tests) are separate from the instructions that grant access to the main memory of the computer. The design of the CPU allows RISC computers few simple addressing modes and predictable instruction times that simplify design of the system as a whole. The conceptual developments of the RISC computer architecture began with the IBM 801 project in the late 1970s, but these were not immediately put into use. Designers in California picked up the 801 concepts in two seminal projects, Stanford MIPS and Berkeley RISC. These were commercialized in the 1980s as the MIPS and SPARC systems. IBM eventually produced RISC designs based on further work on the 801 concept, the IBM POWER architecture, PowerPC, and Power ISA. As the projects matured, many similar designs, produced in the late 1980s and early 1990s, created the central processing units that increased the commercial utility of the Unix workstation and of embedded processors in the laser printer, the router, and similar products. The varieties of RISC processor design include the ARC processor, the DEC Alpha, the AMD Am29000, the ARM architecture, the Atmel AVR, Blackfin, Intel i860, Intel i960, LoongArch, Motorola 88000, the MIPS architecture, the PA-RISC, the Power ISA, the RISC-V, the SuperH, and the SPARC. RISC processors are used in supercomputers, such as the Fugaku.sed in supercomputers, such as the Fugaku.
|
| http://dbpedia.org/ontology/thumbnail
|
http://commons.wikimedia.org/wiki/Special:FilePath/KL_Sun_UltraSparc.jpg?width=300 +
|
| http://dbpedia.org/ontology/wikiPageExternalLink
|
http://www.quadibloc.com/arch/sriscint.htm +
, https://groups.google.com/d/topic/comp.arch/IZP5KUJprHw/discussion +
, http://cs.stanford.edu/people/eroberts/courses/soco/projects/2000-01/risc/risccisc/ +
, http://cs.stanford.edu/people/eroberts/courses/soco/projects/2000-01/risc/whatis/ +
|
| http://dbpedia.org/ontology/wikiPageID
|
26201
|
| http://dbpedia.org/ontology/wikiPageLength
|
48784
|
| http://dbpedia.org/ontology/wikiPageRevisionID
|
1113709318
|
| http://dbpedia.org/ontology/wikiPageWikiLink
|
http://dbpedia.org/resource/Virtual_address_space +
, http://dbpedia.org/resource/Qualcomm +
, http://dbpedia.org/resource/Laser_printer +
, http://dbpedia.org/resource/Bit +
, http://dbpedia.org/resource/Wii +
, http://dbpedia.org/resource/Fugaku_%28supercomputer%29 +
, http://dbpedia.org/resource/David_Patterson_%28computer_scientist%29 +
, http://dbpedia.org/resource/Arithmetic_and_logical_unit +
, http://dbpedia.org/resource/IBM +
, http://dbpedia.org/resource/Branch_delay_slot +
, http://dbpedia.org/resource/Renesas +
, http://dbpedia.org/resource/Iron_law_of_processor_performance +
, http://dbpedia.org/resource/Stanford_University +
, http://dbpedia.org/resource/Cavium +
, http://dbpedia.org/resource/Android_%28operating_system%29 +
, http://dbpedia.org/resource/Nintendo_DS +
, http://dbpedia.org/resource/European_Processor_Initiative +
, http://dbpedia.org/resource/Instruction_pipelining +
, http://dbpedia.org/resource/Transport_triggered_architecture +
, http://dbpedia.org/resource/Jack_Dongarra +
, http://dbpedia.org/resource/IBM_RT_PC +
, http://dbpedia.org/resource/Andrew_S._Tanenbaum +
, http://dbpedia.org/resource/Adapteva +
, http://dbpedia.org/resource/Cray +
, http://dbpedia.org/resource/Hitachi%2C_Ltd. +
, http://dbpedia.org/resource/Windows_Mobile +
, http://dbpedia.org/resource/IBM_801 +
, http://dbpedia.org/resource/Backronym +
, http://dbpedia.org/resource/Complex_instruction_set_computer +
, http://dbpedia.org/resource/Michael_J._Flynn +
, http://dbpedia.org/resource/Compressed_instruction_set +
, http://dbpedia.org/resource/Fujitsu_A64FX +
, http://dbpedia.org/resource/X86 +
, http://dbpedia.org/resource/IBM_ROMP +
, http://dbpedia.org/resource/Vector_processor +
, http://dbpedia.org/resource/Sega +
, http://dbpedia.org/resource/Router_%28computing%29 +
, http://dbpedia.org/resource/Dreamcast +
, http://dbpedia.org/resource/Channel_controller +
, http://dbpedia.org/resource/Berkeley_Software_Distribution +
, http://dbpedia.org/resource/Register_window +
, http://dbpedia.org/resource/Arduino +
, http://dbpedia.org/resource/PlayStation_Portable +
, http://dbpedia.org/resource/Sunway_TaihuLight +
, http://dbpedia.org/resource/IBM_POWER_architecture +
, http://dbpedia.org/resource/PL/1 +
, http://dbpedia.org/resource/Rosetta_2 +
, http://dbpedia.org/resource/PowerPC +
, http://dbpedia.org/resource/Windows +
, http://dbpedia.org/resource/Hewlett_Packard +
, http://dbpedia.org/resource/John_L._Hennessy +
, http://dbpedia.org/resource/Complex_instruction_set_computing +
, http://dbpedia.org/resource/General-purpose_register +
, http://dbpedia.org/resource/Sun_Microsystems +
, http://dbpedia.org/resource/Microsoft +
, http://dbpedia.org/resource/CPU_cache +
, http://dbpedia.org/resource/Category:Classes_of_computers +
, http://dbpedia.org/resource/Summit_%28supercomputer%29 +
, http://dbpedia.org/resource/PDP-8 +
, http://dbpedia.org/resource/HP_Inc +
, http://dbpedia.org/resource/Procedure_call +
, http://dbpedia.org/resource/TOP500 +
, http://dbpedia.org/resource/PlayStation_%28console%29 +
, http://dbpedia.org/resource/Xbox_%28console%29 +
, http://dbpedia.org/resource/Intel_i860 +
, http://dbpedia.org/resource/PlayStation_2 +
, http://dbpedia.org/resource/AMD_Am29000 +
, http://dbpedia.org/resource/Classic_RISC_pipeline +
, http://dbpedia.org/resource/DEC_Alpha +
, http://dbpedia.org/resource/Compiler +
, http://dbpedia.org/resource/Instruction_pipeline +
, http://dbpedia.org/resource/Motorola_88000 +
, http://dbpedia.org/resource/No_instruction_set_computing +
, http://dbpedia.org/resource/IPhone +
, http://dbpedia.org/resource/Linksys_WRT54G_series +
, http://dbpedia.org/resource/Apple_Inc. +
, http://dbpedia.org/resource/String_%28computer_science%29 +
, http://dbpedia.org/resource/Digital_Equipment_Corporation +
, http://dbpedia.org/resource/One-instruction_set_computer +
, http://dbpedia.org/resource/Game_Boy_Advance +
, http://dbpedia.org/resource/Raspberry_Pi +
, http://dbpedia.org/resource/Power_ISA +
, http://dbpedia.org/resource/Tablet_computer +
, http://dbpedia.org/resource/User_space +
, http://dbpedia.org/resource/File:IBM_PowerPC601_PPC601FD-080-2_top.jpg +
, http://dbpedia.org/resource/VAX +
, http://dbpedia.org/resource/Intel_i960 +
, http://dbpedia.org/resource/Subroutine +
, http://dbpedia.org/resource/Data_type +
, http://dbpedia.org/resource/MIPS_architecture +
, http://dbpedia.org/resource/Stanford_MIPS +
, http://dbpedia.org/resource/Mac_transition_to_Intel_processors +
, http://dbpedia.org/resource/Hewlett-Packard +
, http://dbpedia.org/resource/Emulator +
, http://dbpedia.org/resource/MIPS_Technologies +
, http://dbpedia.org/resource/Unix_workstation +
, http://dbpedia.org/resource/ARM_architecture +
, http://dbpedia.org/resource/Sierra_%28supercomputer%29 +
, http://dbpedia.org/resource/Clock_frequency +
, http://dbpedia.org/resource/Computer_architecture +
, http://dbpedia.org/resource/ARC_%28processor%29 +
, http://dbpedia.org/resource/CDC_6600 +
, http://dbpedia.org/resource/Lenovo +
, http://dbpedia.org/resource/Transistor +
, http://dbpedia.org/resource/Macintosh +
, http://dbpedia.org/resource/Atmel_AVR +
, http://dbpedia.org/resource/Telephone_switch +
, http://dbpedia.org/resource/Motorola_68000_family +
, http://dbpedia.org/resource/Embedded_processor +
, http://dbpedia.org/resource/Open-source_model +
, http://dbpedia.org/resource/BMW +
, http://dbpedia.org/resource/PlayStation_3 +
, http://dbpedia.org/resource/MIPS_Computer_Systems +
, http://dbpedia.org/resource/IPad +
, http://dbpedia.org/resource/Residential_gateway +
, http://dbpedia.org/resource/Category:Instruction_set_architectures +
, http://dbpedia.org/resource/LoongArch +
, http://dbpedia.org/resource/Apple_M1 +
, http://dbpedia.org/resource/Single-board_computer +
, http://dbpedia.org/resource/Chromebook +
, http://dbpedia.org/resource/Sabbatical +
, http://dbpedia.org/resource/Load/store_architecture +
, http://dbpedia.org/resource/Berkeley_RISC +
, http://dbpedia.org/resource/Sophie_Wilson +
, http://dbpedia.org/resource/Oracle_Corporation +
, http://dbpedia.org/resource/MIPS-X +
, http://dbpedia.org/resource/GameCube +
, http://dbpedia.org/resource/University_of_California%2C_Berkeley +
, http://dbpedia.org/resource/VLSI_Project +
, http://dbpedia.org/resource/Instruction_set_architecture +
, http://dbpedia.org/resource/Processor_register +
, http://dbpedia.org/resource/Sega_Saturn +
, http://dbpedia.org/resource/SPARC +
, http://dbpedia.org/resource/Nintendo_64 +
, http://dbpedia.org/resource/Byte +
, http://dbpedia.org/resource/Windows_Phone +
, http://dbpedia.org/resource/System_on_a_chip +
, http://dbpedia.org/resource/Floating-point_arithmetic +
, http://dbpedia.org/resource/Xbox_360 +
, http://dbpedia.org/resource/Supercomputer +
, http://dbpedia.org/resource/Binary_translation +
, http://dbpedia.org/resource/Fujitsu +
, http://dbpedia.org/resource/Minimal_instruction_set_computer +
, http://dbpedia.org/resource/Clock_rate +
, http://dbpedia.org/resource/BlackBerry_Limited +
, http://dbpedia.org/resource/R2000_microprocessor +
, http://dbpedia.org/resource/Microprocessor +
, http://dbpedia.org/resource/Harvard_architecture +
, http://dbpedia.org/resource/Motorola_68000 +
, http://dbpedia.org/resource/Nintendo_3DS +
, http://dbpedia.org/resource/Qualcomm_Snapdragon +
, http://dbpedia.org/resource/Charles_Stark_Draper_Prize +
, http://dbpedia.org/resource/Zilog_Z80 +
, http://dbpedia.org/resource/Silicon_Graphics +
, http://dbpedia.org/resource/Nintendo_Switch +
, http://dbpedia.org/resource/Compaq +
, http://dbpedia.org/resource/John_Cocke_%28computer_scientist%29 +
, http://dbpedia.org/resource/Opcode +
, http://dbpedia.org/resource/IBM_System/370 +
, http://dbpedia.org/resource/SuperH +
, http://dbpedia.org/resource/Instructions_per_second +
, http://dbpedia.org/resource/PA-RISC +
, http://dbpedia.org/resource/National_Academy_of_Engineering +
, http://dbpedia.org/resource/RISC-V +
, http://dbpedia.org/resource/Apple_silicon +
, http://dbpedia.org/resource/Blackfin +
, http://dbpedia.org/resource/IBM_Power_microprocessors +
, http://dbpedia.org/resource/Microsoft_Surface +
, http://dbpedia.org/resource/Binary-coded_decimal +
, http://dbpedia.org/resource/Mac_transition_to_Apple_silicon +
, http://dbpedia.org/resource/Wii_U +
, http://dbpedia.org/resource/Silicon_Valley +
, http://dbpedia.org/resource/Computer_engineering +
, http://dbpedia.org/resource/Steve_Furber +
, http://dbpedia.org/resource/Instruction_per_cycle +
, http://dbpedia.org/resource/IBM_370 +
, http://dbpedia.org/resource/File:KL_Sun_UltraSparc.jpg +
, http://dbpedia.org/resource/Atomic_operations_%28computing%29 +
, http://dbpedia.org/resource/Intel +
, http://dbpedia.org/resource/Windows_10 +
, http://dbpedia.org/resource/File:Yunsup_Lee_holding_RISC_V_prototype_chip.jpg +
, http://dbpedia.org/resource/Microcode +
, http://dbpedia.org/resource/32X +
, http://dbpedia.org/resource/Addressing_mode +
, http://dbpedia.org/resource/Seymour_Cray +
|
| http://dbpedia.org/property/date
|
January 2021
|
| http://dbpedia.org/property/reason
|
For superscalar processors - RISC or CISC - multiple instructions can be in flight during a single cycle
|
| http://dbpedia.org/property/wikiPageUsesTemplate
|
http://dbpedia.org/resource/Template:CPU_technologies +
, http://dbpedia.org/resource/Template:More_citations_needed_section +
, http://dbpedia.org/resource/Template:Refend +
, http://dbpedia.org/resource/Template:Refbegin +
, http://dbpedia.org/resource/Template:Further +
, http://dbpedia.org/resource/Template:Use_dmy_dates +
, http://dbpedia.org/resource/Template:Main +
, http://dbpedia.org/resource/Template:Blockquote +
, http://dbpedia.org/resource/Template:Technical +
, http://dbpedia.org/resource/Template:By_whom +
, http://dbpedia.org/resource/Template:Update_inline +
, http://dbpedia.org/resource/Template:Short_description +
, http://dbpedia.org/resource/Template:As_of +
, http://dbpedia.org/resource/Template:Reflist +
, http://dbpedia.org/resource/Template:RISC_architectures +
, http://dbpedia.org/resource/Template:Authority_control +
, http://dbpedia.org/resource/Template:Redirect +
, http://dbpedia.org/resource/Template:Citation_needed +
, http://dbpedia.org/resource/Template:Frac +
, http://dbpedia.org/resource/Template:Cite_web +
, http://dbpedia.org/resource/Template:Cite_newsgroup +
, http://dbpedia.org/resource/Template:Code +
, http://dbpedia.org/resource/Template:= +
|
| http://purl.org/dc/terms/subject
|
http://dbpedia.org/resource/Category:Classes_of_computers +
, http://dbpedia.org/resource/Category:Instruction_set_architectures +
|
| http://www.w3.org/ns/prov#wasDerivedFrom
|
http://en.wikipedia.org/wiki/Reduced_instruction_set_computer?oldid=1113709318&ns=0 +
|
| http://xmlns.com/foaf/0.1/depiction
|
http://commons.wikimedia.org/wiki/Special:FilePath/IBM_PowerPC601_PPC601FD-080-2_top.jpg +
, http://commons.wikimedia.org/wiki/Special:FilePath/Yunsup_Lee_holding_RISC_V_prototype_chip.jpg +
, http://commons.wikimedia.org/wiki/Special:FilePath/KL_Sun_UltraSparc.jpg +
|
| http://xmlns.com/foaf/0.1/isPrimaryTopicOf
|
http://en.wikipedia.org/wiki/Reduced_instruction_set_computer +
|
| owl:sameAs |
http://hu.dbpedia.org/resource/Reduced_Instruction_Set_Computing +
, http://th.dbpedia.org/resource/RISC +
, http://eo.dbpedia.org/resource/RISC +
, http://dbpedia.org/resource/Reduced_instruction_set_computer +
, http://lmo.dbpedia.org/resource/RISC +
, http://fi.dbpedia.org/resource/RISC +
, http://ro.dbpedia.org/resource/Arhitectur%C4%83_RISC +
, http://it.dbpedia.org/resource/Reduced_instruction_set_computer +
, http://et.dbpedia.org/resource/RISC +
, http://tr.dbpedia.org/resource/RISC +
, http://he.dbpedia.org/resource/RISC +
, http://bs.dbpedia.org/resource/RISC +
, http://lv.dbpedia.org/resource/RISC +
, http://vi.dbpedia.org/resource/RISC +
, http://eu.dbpedia.org/resource/RISC +
, http://no.dbpedia.org/resource/Reduced_instruction_set_computer +
, http://nl.dbpedia.org/resource/Reduced_instruction_set_computer +
, http://www.wikidata.org/entity/Q189376 +
, http://sh.dbpedia.org/resource/Reduced_instruction_set_computer +
, http://ko.dbpedia.org/resource/%EC%B6%95%EC%86%8C_%EB%AA%85%EB%A0%B9%EC%96%B4_%EC%A7%91%ED%95%A9_%EC%BB%B4%ED%93%A8%ED%84%B0 +
, http://bg.dbpedia.org/resource/%D0%A0%D0%98%D0%A1%D0%9A_%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0 +
, http://cs.dbpedia.org/resource/RISC +
, http://fa.dbpedia.org/resource/%D8%B1%D8%A7%DB%8C%D8%A7%D9%86%D9%87_%DA%A9%D9%85_%D8%AF%D8%B3%D8%AA%D9%88%D8%B1 +
, http://nn.dbpedia.org/resource/RISC +
, http://uk.dbpedia.org/resource/Reduced_Instruction_Set_Computing +
, http://sv.dbpedia.org/resource/Reduced_Instruction_Set_Computing +
, http://az.dbpedia.org/resource/Azald%C4%B1lm%C4%B1%C5%9F_g%C3%B6st%C9%99ri%C5%9Fl%C9%99r_toplusuyla_hesablama +
, http://ga.dbpedia.org/resource/R%C3%ADomhaire_tacar_laghdaithe_treoracha +
, http://sk.dbpedia.org/resource/Reduced_instruction_set_computer +
, http://da.dbpedia.org/resource/RISC +
, http://pl.dbpedia.org/resource/RISC +
, http://d-nb.info/gnd/4191875-7 +
, http://ru.dbpedia.org/resource/RISC +
, http://fr.dbpedia.org/resource/Processeur_%C3%A0_jeu_d%27instructions_r%C3%A9duit +
, http://id.dbpedia.org/resource/RISC +
, http://ja.dbpedia.org/resource/RISC +
, http://ca.dbpedia.org/resource/RISC +
, http://ar.dbpedia.org/resource/%D8%AD%D8%A7%D8%B3%D9%88%D8%A8_%D9%85%D8%AC%D9%85%D9%88%D8%B9%D8%A9_%D8%AA%D8%B9%D9%84%D9%8A%D9%85%D8%A7%D8%AA_%D9%85%D8%AE%D9%81%D8%B6%D8%A9 +
, http://pt.dbpedia.org/resource/RISC +
, http://el.dbpedia.org/resource/Reduced_instruction_set_computer +
, http://zh.dbpedia.org/resource/%E7%B2%BE%E7%AE%80%E6%8C%87%E4%BB%A4%E9%9B%86%E8%AE%A1%E7%AE%97%E6%9C%BA +
, http://simple.dbpedia.org/resource/Reduced_instruction_set_computer +
, http://hr.dbpedia.org/resource/RISC +
, https://global.dbpedia.org/id/pdP7 +
, http://sl.dbpedia.org/resource/RISC +
, http://lt.dbpedia.org/resource/RISC +
, http://sr.dbpedia.org/resource/%D0%A0%D0%B0%D1%87%D1%83%D0%BD%D0%B0%D1%80_%D1%81%D0%B0_%D1%81%D0%BC%D0%B0%D1%9A%D0%B5%D0%BD%D0%B8%D0%BC_%D1%81%D0%BA%D1%83%D0%BF%D0%BE%D0%BC_%D0%B8%D0%BD%D1%81%D1%82%D1%80%D1%83%D0%BA%D1%86%D0%B8%D1%98%D0%B0 +
, http://de.dbpedia.org/resource/Reduced_Instruction_Set_Computer +
, http://es.dbpedia.org/resource/Reduced_instruction_set_computing +
|
| rdfs:comment |
RISC (Reduced Instruction Set Computer) és … RISC (Reduced Instruction Set Computer) és un tipus de microprocessador que reconeix un nombre típicament reduït d'instruccions de codi màquina. Són estructuralment més simples que els CISC i estan formats per un nombre molt més reduït de transistors, característica que els fa més barats, més ràpids i més eficients pel que fa a la dissipació d'escalfor (efecte Joule) i de retruc, permet estalviar costos en refrigeració. Aquest tipus de processador està basat bàsicament en el model modern de Von Neumannsicament en el model modern de Von Neumann
, RISC (англ. reduced instruction set comput … RISC (англ. reduced instruction set computer — вычислитель с набором упрощённых/редуцированных команд) — архитектурный подход к проектированию процессоров, в которой быстродействие увеличивается за счёт такого кодирования инструкций, чтобы их декодирование было более простым, а время выполнения — меньшим. В системах команд первых RISC-процессоров даже отсутствовали команды умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание инструкций между несколькими исполнительными блоками).ежду несколькими исполнительными блоками).
, Een Reduced instruction set computer, acro … Een Reduced instruction set computer, acroniem RISC is een processor die werkt met een kleine set simpele basisinstructies. Dit in tegenstelling tot Complex instruction set computers (CISC), die werken met een relatief omvangrijke set complexe instructies.tief omvangrijke set complexe instructies.
, En arquitectura computacional, RISC (del i … En arquitectura computacional, RISC (del inglés Reduced Instruction Set Computer, en español Computador con conjunto de instrucciones reducido) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales: 1.
* Instrucciones de tamaño fijo y presentadas en un reducido número de formatos. 2.
* Solo las instrucciones de carga y almacenamiento acceden a la memoria de datos. Además estos procesadores suelen disponer de muchos registros de propósito general. de muchos registros de propósito general.
, Reduced Instruction Set Computer (in acron … Reduced Instruction Set Computer (in acronimo RISC), nell'elettronica digitale, indica un'idea di progettazione di architetture per microprocessori che predilige lo sviluppo di un'architettura semplice e lineare. Questa semplicità di progettazione permette di realizzare microprocessori in grado di eseguire il set di istruzioni in tempi minori rispetto a una architettura CISC. I più comuni processori RISC sono AVR, PIC, ARM, DEC Alpha, PA-RISC, SPARC, MIPS, RISC-V, POWER e PowerPC.ISC, SPARC, MIPS, RISC-V, POWER e PowerPC.
, Reduced Instruction Set Computer (RISC, en … Reduced Instruction Set Computer (RISC, englisch für Rechner mit reduziertem Befehlssatz) ist eine Designphilosophie für Computerprozessoren. Der Begriff wurde 1980 von David A. Patterson und Carlo H. Séquin geprägt. Das Designziel war der Verzicht auf einen komplexen, für die Assemblerprogrammierung komfortablen Befehlssatz hin zu einfach zu dekodierenden und schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ meist nur 1 Takt). Dies ermöglichte zudem höhere Taktfrequenzen.s ermöglichte zudem höhere Taktfrequenzen.
, RISC (англ. Reduced Instruction Set Comput … RISC (англ. Reduced Instruction Set Computing — обчислення зі скороченим набором команд) — архітектура процесорів зі скороченим набором команд. Також відома як «архітектура load-store», позаяк система команд такої архітектури не включає арифметико-логічних операцій з операндами у пам'яті. Для будь-якого оброблення даних їх спочатку слід завантажити (англ. Load) в регістр, виконати необхідні операції, а тоді зберегти (англ. Store) назад у пам'ять. Найвідоміші представники: , Alpha, , ARM, AVR, , i860, i960, , MIPS, PA-RISC, (включаючи PowerPC), RISC-V, SuperH, та SPARC.ючаючи PowerPC), RISC-V, SuperH, та SPARC.
, Un processeur à jeu d'instructions réduit … Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire]l'autre six ans plus tôt.[réf. nécessaire]
, حاسوب مجموعة التعليمات المخفضة (بالإنجليزي … حاسوب مجموعة التعليمات المخفضة (بالإنجليزية: Reduced Instruction Set Computer)، هو حاسوب ذو مجموعة تعليمات تسمح للمعالج الدقيق أن يكون له عدد دورات أقل لكل تعليمة بالمقارنة مع مجموعة التعليمات الحاسوبية المعقدة. طقم التعليمات الذي يدعمه أي معالج هو عبارة عن مجموعة أوامر كل أمر منها يمثل تسلسل من الـ Bytes يستطيع المعالج التعرف عليها مباشرة ومن ثم يستجيب لمحتوى ذلك الأمر. اعتمدت RISC على التالي:أوامر بدائية جدا لا تحتاج لوحدة ترجمة (NO Microcode Unit) تنفذ الأوامر تنفيذا سريعا وكل أمر يستغرق دورة معالجة وحيدة أو أقل وكل الأوامر موحدة الطول 4 بايت فقط.أو أقل وكل الأوامر موحدة الطول 4 بايت فقط.
, RISC (ang. Reduced Instruction Set Computi … RISC (ang. Reduced Instruction Set Computing) – typ architektury zestawu instrukcji procesora, który został przedstawiony pod koniec lat 70. w teoretycznych pracach na uniwersytecie Berkeley oraz w wynikach badań Johna Cocke z . Ówczesne procesory (budowane w architekturze CISC) charakteryzowały się bardzo rozbudowaną listą rozkazów, ale – jak wykazały badania – statystycznie tylko nieliczna ich część była wykorzystywana w programie. Okazało się na przykład, że ponad 50% rozkazów w kodzie to zwykłe przypisania, tj. zapis zawartości rejestru do pamięci i odwrotnie.awartości rejestru do pamięci i odwrotnie.
, 精简指令集计算机（英語：reduced instruction set computer，缩写：RISC）或简译为精简指令集，是计算机中央處理器的一种设计模式。这种设计思路可以想像成是一家模組化的組裝工廠，对指令数目和寻址方式都做了精简，使其实现更容易，指令并行执行程度更好，编译器的效率更高。目前常見的精簡指令集微處理器包括DEC Alpha、、ARM、AVR、MIPS、PA-RISC、Power ISA（包括PowerPC、PowerXCell）、RISC-V和SPARC等。
, ( RISC는 여기로 연결됩니다. 다른 뜻에 대해서는 RISC (동음이의) … ( RISC는 여기로 연결됩니다. 다른 뜻에 대해서는 RISC (동음이의) 문서를 참고하십시오.) 축소 명령어 집합 컴퓨터(영어: Reduced Instruction Set Computer, RISC, 리스크)는 CPU 명령어의 개수를 줄여 명령어 해석시간을 줄임으로써 개별 명령어의 실행속도를 빠르게 한 컴퓨터다. RISC의 중요한 목표는 명령어 파이프라인을 통해 개별 명령어의 실행속도를 높여 복잡 명령어 집합 컴퓨터 (CISC)에 비해 더 많은 명령어를 처리해야 하는 단점을 상쇄하는 것이다. RICS는 마이크로프로세서를 설계하는 방법 가운데 하나이며, RISC-V, SPARC, MIPS 등의 아키텍처에서 사용된다. 전통적인 CISC CPU에는 프로그래밍을 돕기 위한 많은 수의 명령어와 주소 모드가 존재했다. 그러나 그중에서 실제로 쓰이는 명령어는 몇 개 되지 않는다는 사실을 바탕으로, 적은 수의 명령어만으로 명령어 집합을 구성한 것이 RISC이다. 그래서, RISC는 CISC보다 구조가 더 단순하다. 복잡한 연산도 적은 수의 명령어들을 조합하는 방식으로 수행이 가능하다.다. 복잡한 연산도 적은 수의 명령어들을 조합하는 방식으로 수행이 가능하다.
, RISC är en akronym för Reduced Instruction Set Computing (alternativt Load-Store arkitektur som är ett mer korrekt namn). RISC-principerna utvecklades av IBMs mellan 1975 och 1979 när den första RISC-processorn med namnet 801 levererades.
, Dalam teknik komputer, komputer set instru … Dalam teknik komputer, komputer set instruksi yang dikurangi atau komputer set instruksi sederhana (Inggris: reduced instruction set computer, disingkat RISC) adalah komputer yang dirancang untuk menyederhanakan instruksi individu yang diberikan kepada komputer untuk mewujudkan suatu tugas. Berbeda dengan instruksi yang diberikan ke komputer set instruksi kompleks (CISC), dengan komputer RISC, tugas mungkin memerlukan lebih banyak instruksi (kode) untuk mewujudkan tugas, karena instruksi individu ditulis dalam kode yang lebih sederhana. Tujuannya adalah untuk mengimbangi kebutuhan untuk memproses lebih banyak instruksi dengan meningkatkan kecepatan setiap instruksi, khususnya, mengimplementasikan mungkin lebih sederhana dengan instruksi yang lebih sederhana.ana dengan instruksi yang lebih sederhana.
, RISC（Reduced Instruction Set Computer、りすく） … RISC（Reduced Instruction Set Computer、りすく）は、コンピュータのプロセッサの命令セットアーキテクチャ (ISA) の設計の方向性として、命令セットの複雑さを減らすことすなわち、命令の総数や種類を減らし、それぞれの命令が行う処理を単純なものにし、命令フォーマットの種類を減らし、オペランドのアドレッシングを単純化する、などといった方向性により「命令セットを縮小して」設計されたコンピュータ（プロセッサ）である。この方向性が新しいものとして提案された際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。た際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。
, Konputagailuen arkitekturan, RISC (ingeles … Konputagailuen arkitekturan, RISC (ingelesez: reduced instruction set computer) mikroprozesadore-mota bat da, makina-lengoaiako agindu-kopuru murriztu bat ezagutzen duena. CPU-diseinu mota bat da, CISC egitura baino sinpleagoa duena, eta, ondorioz, transistore-kopuru txikiagoa behar duena. Horrek berekin dakar azkarragoa izatea, bero-disipazio hobea izatea eta, ondorioz, aireztapen-kostu txikiagoa. Mikroprozesadore-mota hau arkitektura modernoan oinarrituta dago. Hauek dira RISC prozesagailuen abantailak:Hauek dira RISC prozesagailuen abantailak:
, Ríomhaire a bhaineann feidhm as tacar beag treoracha réasúnta simplí chun próiseáil thapa is comhoiriúnacht fheabhsaithe deartha idir ríomhairí a chur ar fáil.
, In computer engineering, a reduced instruc … In computer engineering, a reduced instruction set computer (RISC) is a computer designed to simplify the individual instructions given to the computer to accomplish tasks. Compared to the instructions given to a complex instruction set computer (CISC), a RISC computer might require more instructions (more code) in order to accomplish a task because the individual instructions are written in simpler code. The goal is to offset the need to process more instructions by increasing the speed of each instruction, in particular by implementing an instruction pipeline, which may be simpler given simpler instructions.may be simpler given simpler instructions.
, Η συντομογραφία του είναι RISC (προφέρεται … Η συντομογραφία του είναι RISC (προφέρεται ρισκ) και σημαίνει υπολογιστής περιορισμένου συνόλου εντολών. Η στρατηγική στην οποία βασίζεται η αρχιτεκτονική RISC είναι η ύπαρξη ενός μικρού συνόλου εντολών, οι οποίες πραγματοποιούν ένα ελάχιστο πλήθος απλών λειτουργιών. Οι σύνθετες εντολές προσομοιώνονται με τη χρήση ενός υποσυνόλου απλών εντολών. Ο προγραμματισμός σε RISC είναι πιο δύσκολος και χρονοβόρος από ότι στον άλλο σχεδιασμό, επειδή οι πιο σύνθετες εντολές προσομοιώνονται από απλές.ύνθετες εντολές προσομοιώνονται από απλές.
, RISC (anglicky Reduced Instruction Set Com … RISC (anglicky Reduced Instruction Set Computer, výslovnost risk) označuje v informatice jednu z architektur mikroprocesorů. RISC označuje procesory s redukovanou instrukční sadou, jejichž návrh je zaměřen na jednoduchou, vysoce optimalizovanou sadu strojových instrukcí, která je v protikladu s množstvím specializovaných instrukcí ostatních architektur. Přesná definice označení RISC není jasná, avšak často se používá popisnější název architektura load-store, který lépe vyjadřuje fakt, že celkový počet instrukcí RISC procesoru může být paradoxně vyšší, než u jiných architektur.[zdroj?] Mezi zástupce RISC procesorů patří ARM, MIPS, AMD Am29000, , Atmel AVR, PA-RISC, (včetně PowerPC), , SPARC, DEC Alpha.ISC, (včetně PowerPC), , SPARC, DEC Alpha.
, RISC (acrônimo de Reduced Instruction Set … RISC (acrônimo de Reduced Instruction Set Computer; em português, "Computador com um conjunto reduzido de instruções") é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. Em oposição, a arquitetura CISC (Complex Instruction Set Computer, em português, "Computador com um conjunto complexo de instruções") possui um conjunto maior de instruções especializadas, algumas delas raramente usadas pelos programas.as delas raramente usadas pelos programas.
|
| rdfs:label |
حاسوب مجموعة تعليمات مخفضة
, RISC
, Reduced instruction set computer
, Reduced Instruction Set Computing
, 精简指令集计算机
, Reduced instruction set computing
, Ríomhaire tacar laghdaithe treoracha
, 축소 명령어 집합 컴퓨터
, Processeur à jeu d'instructions réduit
, Reduced Instruction Set Computer
|
