| http://dbpedia.org/ontology/abstract
|
El llaç de seguiment de fase, bucle de blo … El llaç de seguiment de fase, bucle de bloqueig de fase o PLL (de l'anglès Phase-Locked Loop) és un dispositiu molt popular en electrònica des de la dècada del 1960. Es tracta d'un sistema realimentat, en el qual les magnituds realimentades són la freqüència i la fase. La primera vegada que es van usar PLL va ser a la dècada dels 60 quan la NASA els va aplicar per compensar les variacions de freqüència que patien les transmissions des dels seus satèl·lits degut a inestabilitats dels components i a l'efecte Doppler. S'apliquen en potència de senyals en FM i FSK, també s'apliquen en desmodulador QPSK (una de les configuracions és el bucle de costes); filtres de seguiment; oscil molt estables; modulació i desmodulació de senyals en FM; i .lació i desmodulació de senyals en FM; i .
, A phase-locked loop or phase lock loop (PL … A phase-locked loop or phase lock loop (PLL) is a control system that generates an output signal whose phase is related to the phase of an input signal. There are several different types; the simplest is an electronic circuit consisting of a variable frequency oscillator and a phase detector in a feedback loop. The oscillator's frequency and phase are controlled proportionally by an applied voltage, hence the term voltage-controlled oscillator (VCO).The oscillator generates a periodic signal of a specific frequency, and the phase detector compares the phase of that signal with the phase of the input periodic signal, to adjust the oscillator to keep the phases matched. Keeping the input and output phase in lockstep also implies keeping the input and output frequencies the same. Consequently, in addition to synchronizing signals, a phase-locked loop can track an input frequency, or it can generate a frequency that is a multiple of the input frequency. These properties are used for computer clock synchronization, demodulation, and frequency synthesis. Phase-locked loops are widely employed in radio, telecommunications, computers and other electronic applications. They can be used to demodulate a signal, recover a signal from a noisy communication channel, generate a stable frequency at multiples of an input frequency (frequency synthesis), or distribute precisely timed clock pulses in digital logic circuits such as microprocessors. Since a single integrated circuit can now provide a complete phase-locked-loop building block, the technique is widely used in modern electronic devices, with output frequencies from a fraction of a hertz up to many gigahertz. fraction of a hertz up to many gigahertz.
, الحلقة مقفلة الطور بالإنجليزية تسمى PLL أو … الحلقة مقفلة الطور بالإنجليزية تسمى PLL أو Phased-Locked Loop هو نظام تحكم ينتج إشارة خارجة طورها مرتبط بطور إشارة مرجعية مدخلة إلى النظام. هي دائرة إلكترونية تتكون من متذبذب أو وكاشف طور. هذه الدائرة تقارن طور الإشارة الداخلة بطور الإشارة المستخلصة من مولد الذبذبات وتقوم بتعديل تردد مولد الذبذبات للحفاظ على الطور بشكل متوافق مع المرجع. الإشارة من كاشف الطور تستخدم للتحكم بالمولد باستخدام دائرة تغذية راجعة. الدوائر مقفلة الطور لها استخدامات عديدة في مجال الراديو والاتصالات وأجهزة الحاسوب والكثير من التطبيقات الإلكترونية. يمكن لهذه الحقات ان تستخرج إشارات صغيرة موجودة في قنوات اتصال مشوشة. ويمكنها أيضا إنتاج إشارة مضاعفة للتردد أو إنتاج نبضات مرجعية تستخدم في تصميم أجهزة التحكم الدقيقة Microcontroller. ويمكن لدائرة متكاملة ان تحتوي حلقة طور مقفلة كاملة، لذلك نرى مثل هذه الحلقات موجودة في الأجهزة الحديثة التي بها تردات تبدا من بضع هيرتزات إلى ترددات بمجال .دات تبدا من بضع هيرتزات إلى ترددات بمجال .
, 鎖相迴路（PLL: Phase-locked loops）是利用反馈（Feedbac … 鎖相迴路（PLL: Phase-locked loops）是利用反馈（Feedback）控制原理实现的频率及相位的控制系統，其作用是将电路输出的信號与其外部的参考信號保持同步，当参考信號的频率或相位发生改变时，鎖相迴路会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“鎖相”（Phase-locked）。 鎖相迴路有許多種，最簡單的鎖相迴路會包括以及鉴相器，形成反馈迴路。振盪器產生訊號，鉴相器比較輸出訊號和輸入週期訊號之間的相位，調整振盪器輸出，設法和輸入週期訊號同步。 若讓輸出訊號和輸入訊號之間的相位一致，則兩者的頻率也會一致。因此，鎖相迴路除了讓相位一致之外，也可以追蹤輸入訊號的頻率，或是產生頻率是輸入訊號整數倍的信號。此特性可以用在電腦時脈的同步、及。 鎖相迴路常用在无线电、电信、电子计算机及其他電子設備中。鎖相迴路也可以用來解調變訊號、從高雜訊的通訊頻道中恢復原始信號、產生頻率為輸入信號頻率整數倍的頻率（頻率合成）、或在數位電路（例如微处理器）中產生準確的時鐘脈衝。因為單一的集成电路即可提供完整的鎖相迴路機能，此技術已普遍使用在現在的電子設備中，輸出頻率從1Hz以下，到數GHz。鎖相迴路機能，此技術已普遍使用在現在的電子設備中，輸出頻率從1Hz以下，到數GHz。
, Il phase-locked loop, comunemente noto con … Il phase-locked loop, comunemente noto con la sigla PLL, è un circuito ampiamente utilizzato nell'elettronica per le telecomunicazioni. Esso costituisce un sistema di controllo automatico che consente di generare un segnale periodico la cui fase è in relazione fissa con quella di un segnale di riferimento. Il PLL è inoltre un classico esempio di applicazione all'elettronica del controllo in retroazione. A causa dell'uso comune della sigla, in letteratura non esiste una traduzione italiana univoca del termine: è difatti possibile trovare le forme "anello ad aggancio di fase", "circuito ad aggancio di fase", "maglia ad aggancio di fase", oppure "anello agganciato in fase" (è forse quella che più esplica il suo significato.)uella che più esplica il suo significato.)
, Pętla synchronizacji fazy, pętla sprzężeni … Pętla synchronizacji fazy, pętla sprzężenia fazowego, PLL (ang. Phase Locked Loop) - układ elektroniczny działający na zasadzie sprzężenia zwrotnego, służący do automatycznej regulacji częstotliwości.Stosowana jest najczęściej w syntezerach częstotliwości heterodyny w odbiornikach radiowych i telewizyjnych oraz w generatorach częstotliwości wzorcowych i powielaczach częstotliwości. Ponadto może być stosowana do generacji sygnału referencyjnego przy demodulacji sygnałów FM i AM. Układy PLL są znane od dawna, jednak praktyczne ich zastosowanie stało się możliwe dopiero po rozpowszechnieniu techniki monolitycznych układów scalonych. Układy PLL początkowo były stosowane jedynie do synchronizowania przebiegu generatora z przebiegiem wejściowym. Jednak z czasem zakres ich zastosowań rozszerzył się. Okazało się, że układy PLL mogą być używane nie tylko do synchronizacji, ale również do przemiany częstotliwości, tj. w układach modulacji i demodulacji AM, FM i PM, w syntezerach częstotliwości, w powielaczach i dzielnikach częstotliwości, w dekoderach sygnały stereofonicznego, w urządzeniach cyfrowych i innych. Parametry układów przemiany częstotliwości z pętlą PLL są na ogół korzystniejsze niż parametry układów konwencjonalnych. Najprostszy układ PLL składa się z:
* generatora sygnału referencyjnego, najczęściej rezonatora kwarcowego (piezoelektrycznego),
* detektora fazy,
* filtru dolnoprzepustowego,
* generatora przestrajanego napięciem - VCO,
* pętli sprzężenia zwrotnego, w której występuje dzielnik częstotliwości. Sygnał wysokiej częstotliwości generowany przez VCO jest sygnałem na wyjściu całego urządzenia. Jednocześnie podawany jest do pętli sprzężenia zwrotnego, w której zwykle następuje dzielenie jego częstotliwości tak, aby była równa częstotliwości sygnału referencyjnego. Dzięki temu różnica faz obu sygnałów - uzyskana w detektorze fazy - po przejściu przez filtr steruje generatorem VCO, korygując jego częstotliwość.ratorem VCO, korygując jego częstotliwość.
, Fasean lotutako begiztak edo PLL (ingelesetik, Phase-Locked Loops) 60. hamarkadatik elektronikan sarri erabilitako elementuak dira. sistema bat da, non birrelikatutako magnitudeak maiztasuna eta fasea diren.
, In de elektronica is een phase-locked loop … In de elektronica is een phase-locked loop (PLL) een regelsysteem met een gesloten lus dat een uitgangssignaal genereert in functie van de frequentie en fase van het ingangssignaal. Meestal gebeurt dit door automatisch de frequentie van een gecontroleerde oscillator aan te passen, totdat deze met eenzelfde frequentie en fase als het ingangssignaal trilt. Dit mechanisme wordt zeer veel gebruikt bij radio, telecommunicatie, computers en andere elektronische apparaten waar het gewenst is een signaal te stabiliseren of waar het gewenst is een signaal terug te vinden in de ruis. Omdat tegenwoordig een IC een volledig PLL-systeem kan bevatten, wordt de techniek zeer breed gebruikt in de elektronica, voor signalen van een fractie van een hertz tot ettelijke gigahertz.tie van een hertz tot ettelijke gigahertz.
, 位相同期回路（いそうどうきかいろ）、PLL（英: phase locked loop）とは、入力される周期的な信号を元にフィードバック制御を加えて、別の発振器から位相が同期した信号を出力する電子回路である。 フィードバックで加える信号を操作することで、多様な信号を安定した状態で作り出すことができるため、電子回路中でさまざまな用途に使用されている。用途によって広範囲、高精度のPLLが開発されており、標準集積回路としても生産されている。
, Malha de Captura de Fase, (Phase-Locked Lo … Malha de Captura de Fase, (Phase-Locked Loop em inglês) é um sistema de realimentação em que o sinal de realimentação é usado para sincronizar a frequência instantânea do sinal de saída com a frequência instantânea do sinal de entrada. Pode ser analógico ou digital.de entrada. Pode ser analógico ou digital.
, Eine Phasenregelschleife (PLL, nach englis … Eine Phasenregelschleife (PLL, nach englisch phase-locked loop) ist ein Regelkreis mit einem gesteuerten Oszillator, dessen Phase der eines äußeren Signals nachgeführt wird. Bei Phasenregelschleifen ist die Abhängigkeit der Stellgröße von der Regelabweichung – der Phasenverschiebung – periodisch. Die Regelung kann also auf verschiedene relative Phasenlagen "einrasten", die sich um ganze Vielfache von 2π (360°) unterscheiden. Im eingerasteten Zustand ist die Frequenz des Oszillators die des Referenzsignals. Anwendungen findet die PLL in der Nachrichten-, Regel- und Messtechnik wie beispielsweise zur Realisierung von Filtern, zur Modulation und Demodulation, in digitalen Kommunikationssystemen zur Taktrückgewinnung und Synchronisation.zur Taktrückgewinnung und Synchronisation.
, Fázový závěs (anglicky Phase-Locked Loop, … Fázový závěs (anglicky Phase-Locked Loop, PLL) je zpětnovazební obvod, který generuje výstupní signál, jehož fáze závisí na fázi vstupního, „referenčního“, signálu. Skládá se z , dolní propusti a oscilátoru řízeného napětím (případně ještě děličky výstupní nebo vstupní frekvence). Detektor porovnává vstupní signál s výstupním signálem z oscilátoru (fázi i frekvenci; může to být i obyčejný XOR nebo Set-Reset), za filtrem (může být obyčejný RC člen) tak vzniká napětí úměrné velikosti tohoto rozdílu, na což opět zareaguje oscilátor změnou výstupní frekvence. V ustáleném stavu mají pak vstupní i výstupní signál shodnou frekvenci, je mezi nimi pouze fázový posun, který je ovšem pro danou frekvenci (a použitý fázový detektor) konstantní. Fázový závěs lze použít při demodulaci frekvenčně modulovaného signálu. Demodulováný signál je vlastně výstup z dolnoproustního filtru. Zapojením do zpětné vazby z oscilátoru do detektoru lze generovat výstupní frekvenci, která je celočíselným násobkem vstupní frekvence. Zapojením další děličky na vstupní signál do dektoru lze generovat i racionální násobek (zlomek) vstupní frekvence. Používání fázového závěsu je rozšířené v radiotechnice, v telekomunikacích, v počítačích a v dalších elektronických aplikacích. Používá se k rekonstrukci signálu přijatého z komunikačního kanálu ovlivněného šumem, k vytvoření stabilních frekvencí, které jsou násobkem vstupní frekvence, nebo při konstrukci digitálních zařízení například s mikroprocesory k distribuci hodinových impulsů. Od doby, kdy existují integrované obvody, které realizují celý fázový závěs, je technika fázového závěsu široce používána v elektronických zařízeních s výstupními frekvencemi od zlomků Hz až po mnoho gigahertzů.ncemi od zlomků Hz až po mnoho gigahertzů.
, 위상동기회로(영어: Phase-Locked Loop, PLL)은 입력 신호와 … 위상동기회로(영어: Phase-Locked Loop, PLL)은 입력 신호와 출력신호에서 되먹임된 신호와의 위상차를 이용해 출력신호를 제어하는 시스템을 말한다. 입력된 신호에 맞추어 출력 신호의 주파수 조절이 목적이다. 되먹임 루프 인 현재 출력 신호의 주파수 디바이더 결과와 입력된 신호와의 위상차를 검출하고, 검출된 위상차를 오차로 판단하여 오차가 줄도록 VCO의 입력전압을 조절함으로써 출력 주파수를 변경하도록 조절한다. 입력과 출력의 되먹임 위상차가 동기되면 위상 잠금이 되고, 잠금 상태가 유지되도록 입력에 대한 출력의 주파수를 조절한다. 입력과 출력의 주파수 차이는 결국 주파수 디바이더 N에 따라 달라진다. N의 배수에 따라, 출력신호의 주파수는 입력신호의 주파수의 N배가 된다. 대부분의 PLL에서 입력에 비해 출력의 주파수가 높게 발진한다. 무선신호를 처리하는 위상동기회로는 무선회로에서 사용하는 위상잠금 장치를 의미하며, 송신해온 신호의 위상을 동기시키는 위상동기루프회로를 말한다. 위상동기란 기준신호원에 관해 일정한 위상각에서 동작하도록 발진기 또는 주기신호발생기를 제어하는 것을 말한다. 위상동기루프는 디지털 피변조파의 동기복조, 코히어런트 반송파의 추적, 임계의 연장, 비트의 동기, 심벌의 동기 등에 사용된다. 위상동기는 입력과 출력을 독립적으로 수행할 수 있는 엘러스텍 스토어(ES: Elastic stroe)에 의해 전송로의 지연변동이나 흐트러짐에 따른 입력신호의 위상변동을 흡수해 특정한 시간위치에 입력신호의 프레임 위상을 맞추는 것을 말한다.동을 흡수해 특정한 시간위치에 입력신호의 프레임 위상을 맞추는 것을 말한다.
, Фазове автопідлаштування частоти (ФАПЧ) (а … Фазове автопідлаштування частоти (ФАПЧ) (англ. Phase-locked loop, PLL) — система автоматичного регулювання, що коригує частоту керованого генератора так, щоб вона дорівнювала частоті опорного сигналу. Реґулювання відбувається завдяки неґативному зворотному зв’язку. Вихідний сигнал керованого генератора порівнюється на фазовому детекторі з опорним сигналом, результат порівняння використовується для керування частотою генератора. Система ФАПЧ використовується для частотної модуляції і демодуляції, множення і перетворення частоти, частотної фільтрації, виділення опорного коливання для когерентного детектування і в інших цілях. ФАПЧ порівнює фази вхідного і опорного сигналів і видає сигнал похибки, відповідно різниці між цими фазами. Сигнал похибки проходить далі через фільтр низьких частот і використовується як керівний для генератора, керованого напругою (ГКН), який генерує в колі неґативного зворотного зв’язку. Якщо вихідна частота відхиляється від опорної, то сигнал похибки збільшується, діючи на ГКН в сторону зменшення похибки. В стані рівноваги вихідний сигнал фіксується на частоті опорного. ФАПЧ широко використовується в радіотехніці, телекомунікаціях, комп'ютерах та інших електронних пристроях. Ця система може генерувати сигнал постійної частоти, відновлювати сигнал в зашумленому комунікаційному каналі або розподіляти сигнали синхронізації в цифрових логічних схемах, таких, як мікропроцесори, ПЛІС і т. д. Інтегральна схема ФАПЧ часто використовується в сучасних електронних пристроях з тактовою частотою понад 1ГГц. пристроях з тактовою частотою понад 1ГГц.
, El lazo de seguimiento de fase, bucle de e … El lazo de seguimiento de fase, bucle de enganche de fase, o PLL (del inglés phase-locked loop) es un sistema de control que genera una señal eléctrica cuya fase está relacionada con la fase de una señal de entrada. Básicamente, es un circuito electrónico que consta de un oscilador de frecuencia variable y un detector de fase en un circuito de retroalimentación. El oscilador genera una señal periódica y el detector de fase compara la fase de esa señal con la fase de la señal periódica de entrada, ajustando el oscilador para mantener las fases iguales, lo que implica mantener idénticas frecuencias de entrada y salida. Por ello, un lazo de seguimiento de fase puede rastrear una señal de entrada de cierta frecuencia, o puede generar una señal con una frecuencia que sea un múltiplo de la frecuencia de entrada. Estas propiedades se utilizan para la sincronización, demodulación y síntesis de frecuencia del reloj de la computadora. Los lazos de seguimiento de fase se emplean ampliamente en telecomunicaciones, computación y otras aplicaciones electrónicas. Se pueden utilizar para demodular una señal, recuperar una señal de un canal de comunicación ruidoso, generar una frecuencia estable en múltiplos de una frecuencia de entrada o distribuir pulsos de reloj sincronizados con precisión en circuitos lógicos digitales como microprocesadores. Dado que un solo circuito integrado puede proporcionar un bloque de construcción de bucle de bloqueo de fase completo, la técnica se usa ampliamente en dispositivos electrónicos modernos, con frecuencias de salida desde una fracción de hercio hasta muchos gigahercios.acción de hercio hasta muchos gigahercios.
, Une boucle à phase asservie, ou boucle à v … Une boucle à phase asservie, ou boucle à verrouillage de phase ou BVP (en anglais, phase-locked loop, ou PLL), est un montage électronique permettant d'asservir la phase ou la fréquence de sortie d'un système sur la phase ou la fréquence du signal d'entrée. Elle peut aussi asservir une fréquence de sortie sur un multiple de la fréquence d'entrée. sur un multiple de la fréquence d'entrée.
, Фа́зовая автоподстро́йка частоты (ФАПЧ, ан … Фа́зовая автоподстро́йка частоты (ФАПЧ, англ. PLL) — система автоматического регулирования, подстраивающая фазу управляемого генератора так, чтобы она была равна фазе либо отличалась на известную функцию от времени. Регулировка осуществляется благодаря наличию отрицательной обратной связи. Выходной сигнал управляемого генератора сравнивается на фазовом детекторе с опорным сигналом, результат сравнения используется для подстройки управляемого генератора. Система ФАПЧ используется для частотной модуляции и демодуляции, умножения и преобразования частоты, частотной фильтрации, выделения опорного колебания для и в других целях. ФАПЧ сравнивает фазы входного и опорного сигналов и выводит сигнал ошибки, соответствующий разности между этими фазами. Сигнал ошибки проходит далее через фильтр низких частот и используется в качестве управляющего для генератора, управляемого напряжением (ГУН), обеспечивающего отрицательную обратную связь. Если выходная частота отклоняется от опорной, то сигнал ошибки увеличивается, воздействуя на ГУН в сторону уменьшения ошибки. В состоянии равновесия выходной сигнал фиксируется на частоте опорного. ФАПЧ широко используется в радиотехнике, телекоммуникациях, компьютерах и других электронных устройствах. Данная система может генерировать сигнал постоянной частоты, восстанавливать сигнал из зашумлённого коммуникационного канала или распределять сигналы синхронизации в цифровых логических схемах, таких, как микропроцессоры, ПЛИС и т. д. Поскольку интегральная схема может полностью реализовать блок ФАПЧ, этот метод часто используется в современных электронных устройствах с выходными частотами от долей герца до многих гигагерц.стотами от долей герца до многих гигагерц.
, Faslåst slinga (eng. Phase Locked Loop, PL … Faslåst slinga (eng. Phase Locked Loop, PLL) är en sluten återkopplad krets för att låsa en genererad signal till en viss frekvens som motsvarar en yttre referensfrekvens. Genom jämförelse och justering mellan referensen och den internt genererade signalen kommer den genererade signalen att till slut att matcha referensen och låser då vid denna med både rätt frekvens och fas. Faslåsta slingor används framförallt i telekommunikation, radio, datorer och annan elektronik där flera enheter måste synkroniseras för att undvika brus och andra störningar. En tillämpning av PLL-teknik är att från en signal med en viss frekvens skapa en ny signal med en heltalsmultipel högre frekvens. En enkel integrerad krets klarar detta från några få Hz till många GHz.rar detta från några få Hz till många GHz.
|
| http://dbpedia.org/ontology/thumbnail
|
http://commons.wikimedia.org/wiki/Special:FilePath/Phase_locked_loop.svg?width=300 +
|
| http://dbpedia.org/ontology/wikiPageExternalLink
|
http://www.designers-guide.org/Analysis/PLLnoise%2Bjitter.pdf +
, http://www.excelunusual.com/a-phase-locked-loop-pll-model-video-preview/ +
, http://www.excelunusual.com/preview-2/ +
, http://www.wirelessnetdesignline.com/howto/180205535 +
, https://www.electronics-notes.com/articles/radio/pll-phase-locked-loop/tutorial-primer-basics.php +
, http://www.ti.com/tool/pll_book +
, https://web.archive.org/web/20120902032009/http:/www.ti.com/tool/pll_book +
, https://web.archive.org/web/20100701082915/http:/www.wirelessnetdesignline.com/howto/180205535 +
|
| http://dbpedia.org/ontology/wikiPageID
|
41548
|
| http://dbpedia.org/ontology/wikiPageLength
|
51802
|
| http://dbpedia.org/ontology/wikiPageRevisionID
|
1123227351
|
| http://dbpedia.org/ontology/wikiPageWikiLink
|
http://dbpedia.org/resource/Frequency_synthesis +
, http://dbpedia.org/resource/Control_theory +
, http://dbpedia.org/resource/Signal_%28electrical_engineering%29 +
, http://dbpedia.org/resource/William_Eccles_%28physicist%29 +
, http://dbpedia.org/resource/Low-pass_filtering +
, http://dbpedia.org/resource/Low-pass_filter +
, http://dbpedia.org/resource/Negative_feedback_loop +
, http://dbpedia.org/resource/Crystal_oscillator +
, http://dbpedia.org/resource/Edwin_Armstrong +
, http://dbpedia.org/resource/Second +
, http://dbpedia.org/resource/FM_broadcasting +
, http://dbpedia.org/resource/Non-contact_atomic_force_microscopy +
, http://dbpedia.org/resource/Numerically_controlled_oscillator +
, http://dbpedia.org/resource/Emitter_coupled_logic +
, http://dbpedia.org/resource/Gain_margin +
, http://dbpedia.org/resource/Demodulate +
, http://dbpedia.org/resource/Feedback +
, http://dbpedia.org/resource/Bit_synchronization +
, http://dbpedia.org/resource/Digital_down_converter +
, http://dbpedia.org/resource/PID_controller +
, http://dbpedia.org/resource/Power_supply_rejection_ratio +
, http://dbpedia.org/resource/Category:Communication_circuits +
, http://dbpedia.org/resource/Settling_time +
, http://dbpedia.org/resource/Frequency_divider +
, http://dbpedia.org/resource/PLL_multibit +
, http://dbpedia.org/resource/Digital_signal_processing +
, http://dbpedia.org/resource/Voltage-controlled_oscillator +
, http://dbpedia.org/resource/Telecommunications +
, http://dbpedia.org/resource/Modem +
, http://dbpedia.org/resource/Conjugate_transpose +
, http://dbpedia.org/resource/Frequency_synthesizer +
, http://dbpedia.org/resource/Motor_controller +
, http://dbpedia.org/resource/Phase_detector +
, http://dbpedia.org/resource/John_William_Strutt%2C_3rd_Baron_Rayleigh +
, http://dbpedia.org/resource/Costas_loop +
, http://dbpedia.org/resource/Analog_video +
, http://dbpedia.org/resource/Atomic_force_microscopy +
, http://dbpedia.org/resource/Disk_drive +
, http://dbpedia.org/resource/Federal_Communications_Commission +
, http://dbpedia.org/resource/CMOS +
, http://dbpedia.org/resource/Racing_flags +
, http://dbpedia.org/resource/List_of_4000_series_integrated_circuits +
, http://dbpedia.org/resource/Synchronization +
, http://dbpedia.org/resource/Jitter +
, http://dbpedia.org/resource/Category:Articles_with_example_MATLAB/Octave_code +
, http://dbpedia.org/resource/Phase_frequency_detector +
, http://dbpedia.org/resource/Microprocessor +
, http://dbpedia.org/resource/Nyquist_stability_criterion +
, http://dbpedia.org/resource/Direct_digital_synthesizer +
, http://dbpedia.org/resource/Dynamical_system +
, http://dbpedia.org/resource/Electromechanical +
, http://dbpedia.org/resource/Kalman_filter +
, http://dbpedia.org/resource/Injection_locked_oscillator +
, http://dbpedia.org/resource/Superheterodyne_receiver +
, http://dbpedia.org/resource/Charge-pump_phase-locked_loop +
, http://dbpedia.org/resource/Volt +
, http://dbpedia.org/resource/Charge_pump +
, http://dbpedia.org/resource/Clock_recovery +
, http://dbpedia.org/resource/Direct_conversion_receiver +
, http://dbpedia.org/resource/Frequency_mixer +
, http://dbpedia.org/resource/Integral +
, http://dbpedia.org/resource/Rational_number +
, http://dbpedia.org/resource/Phase_margin +
, http://dbpedia.org/resource/Threshold_extension +
, http://dbpedia.org/resource/William_F._Egan +
, http://dbpedia.org/resource/Category:Electronic_design +
, http://dbpedia.org/resource/Frequency-shift_keying +
, http://dbpedia.org/resource/Category:Radio_electronics +
, http://dbpedia.org/resource/National_Semiconductor +
, http://dbpedia.org/resource/Floyd_M._Gardner +
, http://dbpedia.org/resource/Frequency_modulation +
, http://dbpedia.org/resource/Microprocessors +
, http://dbpedia.org/resource/Carrier_recovery +
, http://dbpedia.org/resource/Shortt%E2%80%93Synchronome_clock +
, http://dbpedia.org/resource/Electronic_circuit +
, http://dbpedia.org/resource/Phase_noise +
, http://dbpedia.org/resource/DC_motor +
, http://dbpedia.org/resource/Voltage_controlled_oscillator +
, http://dbpedia.org/resource/File:PLL_usage.svg +
, http://dbpedia.org/resource/File:Phase_locked_loop.svg +
, http://dbpedia.org/resource/File:Divide_4.svg +
, http://dbpedia.org/resource/File:PLL_generic_inline_optional_N.svg +
, http://dbpedia.org/resource/Reference_spurs +
, http://dbpedia.org/resource/Delay-locked_loop +
, http://dbpedia.org/resource/Pll_ranges +
, http://dbpedia.org/resource/Coherent_demodulation +
, http://dbpedia.org/resource/Lock-in_amplifier +
, http://dbpedia.org/resource/File:Auerswald_COMander_Basic_-_Mainboard_-_On_Semiconductor_HC4046A-3027.jpg +
, http://dbpedia.org/resource/Fractional-N_synthesizer +
, http://dbpedia.org/resource/Pulse_swallowing_counter +
, http://dbpedia.org/resource/Sample_%28signal%29 +
, http://dbpedia.org/resource/Radian +
, http://dbpedia.org/resource/CPU_multiplier +
, http://dbpedia.org/resource/University_of_Bristol +
, http://dbpedia.org/resource/Video +
, http://dbpedia.org/resource/Control_system +
, http://dbpedia.org/resource/Signetics +
, http://dbpedia.org/resource/Homodyne_detection +
, http://dbpedia.org/resource/Flip-flop_%28electronics%29 +
, http://dbpedia.org/resource/Damping_factor +
, http://dbpedia.org/resource/Laplace_transform +
, http://dbpedia.org/resource/Phase_%28waves%29 +
, http://dbpedia.org/resource/Integrated_circuits +
, http://dbpedia.org/resource/Derivative +
, http://dbpedia.org/resource/RC_circuit +
, http://dbpedia.org/resource/Harmonic_oscillator +
, http://dbpedia.org/resource/Shortt-Synchronome_clock +
, http://dbpedia.org/resource/Line_code +
, http://dbpedia.org/resource/Remote_control +
, http://dbpedia.org/resource/Frequency-locked_loop +
, http://dbpedia.org/resource/Variable_frequency_oscillator +
, http://dbpedia.org/resource/Digital-to-analog_converter +
, http://dbpedia.org/resource/Circle_map +
, http://dbpedia.org/resource/Demodulation +
, http://dbpedia.org/resource/8b/10b_encoding +
, http://dbpedia.org/resource/National_Institute_of_Standards_and_Technology +
, http://dbpedia.org/resource/Direct-conversion_receiver +
, http://dbpedia.org/resource/Edward_Victor_Appleton +
, http://dbpedia.org/resource/Step_recovery_diode +
, http://dbpedia.org/resource/Waveforms +
, http://dbpedia.org/resource/XOR_gate +
, http://dbpedia.org/resource/Transistor-transistor_logic +
, http://dbpedia.org/resource/Local_oscillator +
, http://dbpedia.org/resource/Integrated_circuit +
, http://dbpedia.org/resource/Phase_detector_characteristic +
, http://dbpedia.org/resource/Telecommunication +
, http://dbpedia.org/resource/Computer +
, http://dbpedia.org/resource/Category:Electronic_oscillators +
, http://dbpedia.org/resource/Feedback_loop +
, http://dbpedia.org/resource/Radio +
, http://dbpedia.org/resource/Pendulum_clock +
, http://dbpedia.org/resource/Negative_feedback +
, http://dbpedia.org/resource/High-pass_filter +
, http://dbpedia.org/resource/Christiaan_Huygens +
|
| http://dbpedia.org/property/wikiPageUsesTemplate
|
http://dbpedia.org/resource/Template:Redirect +
, http://dbpedia.org/resource/Template:Dubious +
, http://dbpedia.org/resource/Template:Efn +
, http://dbpedia.org/resource/Template:Inline_citations +
, http://dbpedia.org/resource/Template:Authority_control +
, http://dbpedia.org/resource/Template:Citation_needed +
, http://dbpedia.org/resource/Template:Short_description +
, http://dbpedia.org/resource/Template:Citation +
, http://dbpedia.org/resource/Template:Reflist +
, http://dbpedia.org/resource/Template:Notelist +
, http://dbpedia.org/resource/Template:More_citations_needed +
, http://dbpedia.org/resource/Template:Commons_category +
, http://dbpedia.org/resource/Template:Main +
|
| http://purl.org/dc/terms/subject
|
http://dbpedia.org/resource/Category:Communication_circuits +
, http://dbpedia.org/resource/Category:Electronic_design +
, http://dbpedia.org/resource/Category:Articles_with_example_MATLAB/Octave_code +
, http://dbpedia.org/resource/Category:Radio_electronics +
, http://dbpedia.org/resource/Category:Electronic_oscillators +
|
| http://purl.org/linguistics/gold/hypernym
|
http://dbpedia.org/resource/System +
|
| http://www.w3.org/ns/prov#wasDerivedFrom
|
http://en.wikipedia.org/wiki/Phase-locked_loop?oldid=1123227351&ns=0 +
|
| http://xmlns.com/foaf/0.1/depiction
|
http://commons.wikimedia.org/wiki/Special:FilePath/Phase_locked_loop.svg +
, http://commons.wikimedia.org/wiki/Special:FilePath/Divide_4.svg +
, http://commons.wikimedia.org/wiki/Special:FilePath/Auerswald_COMander_Basic_-_Mainboard_-_On_Semiconductor_HC4046A-3027.jpg +
, http://commons.wikimedia.org/wiki/Special:FilePath/PLL_usage.svg +
, http://commons.wikimedia.org/wiki/Special:FilePath/PLL_generic_inline_optional_N.svg +
|
| http://xmlns.com/foaf/0.1/isPrimaryTopicOf
|
http://en.wikipedia.org/wiki/Phase-locked_loop +
|
| owl:sameAs |
http://pt.dbpedia.org/resource/Malha_de_captura_de_fase +
, http://nl.dbpedia.org/resource/Phase-locked_loop +
, http://et.dbpedia.org/resource/Faasilukk +
, http://sr.dbpedia.org/resource/Fazno_zatvorena_petlja +
, http://da.dbpedia.org/resource/Fasel%C3%A5st_kredsl%C3%B8b +
, http://simple.dbpedia.org/resource/Phase-locked_loop +
, http://rdf.freebase.com/ns/m.0bdnb +
, http://su.dbpedia.org/resource/Phase-locked_loop +
, http://pl.dbpedia.org/resource/P%C4%99tla_synchronizacji_fazy +
, http://lv.dbpedia.org/resource/Fiks%C4%93tas_f%C4%81zes_kont%C5%ABrs +
, http://he.dbpedia.org/resource/%D7%97%D7%95%D7%92_%D7%A0%D7%A2%D7%95%D7%9C_%D7%9E%D7%95%D7%A4%D7%A2 +
, http://sh.dbpedia.org/resource/Fazno_zatvorena_petlja +
, http://eu.dbpedia.org/resource/Fasean_lotutako_begiztak +
, http://de.dbpedia.org/resource/Phasenregelschleife +
, http://sv.dbpedia.org/resource/Fasl%C3%A5st_slinga +
, http://ar.dbpedia.org/resource/%D8%AD%D9%84%D9%82%D8%A9_%D9%85%D9%82%D9%81%D9%84%D8%A9_%D8%A7%D9%84%D8%B7%D9%88%D8%B1 +
, http://hi.dbpedia.org/resource/%E0%A4%95%E0%A4%B2%E0%A4%BE%E0%A4%AC%E0%A4%A6%E0%A5%8D%E0%A4%A7_%E0%A4%B2%E0%A5%82%E0%A4%AA +
, http://fr.dbpedia.org/resource/Boucle_%C3%A0_phase_asservie +
, http://dbpedia.org/resource/Phase-locked_loop +
, http://zh.dbpedia.org/resource/%E9%94%81%E7%9B%B8%E7%8E%AF +
, http://es.dbpedia.org/resource/Lazo_de_seguimiento_de_fase +
, http://www.wikidata.org/entity/Q52637 +
, http://ru.dbpedia.org/resource/%D0%A4%D0%B0%D0%B7%D0%BE%D0%B2%D0%B0%D1%8F_%D0%B0%D0%B2%D1%82%D0%BE%D0%BF%D0%BE%D0%B4%D1%81%D1%82%D1%80%D0%BE%D0%B9%D0%BA%D0%B0_%D1%87%D0%B0%D1%81%D1%82%D0%BE%D1%82%D1%8B +
, http://cs.dbpedia.org/resource/F%C3%A1zov%C3%BD_z%C3%A1v%C4%9Bs +
, http://yago-knowledge.org/resource/Phase-locked_loop +
, http://ko.dbpedia.org/resource/%EC%9C%84%EC%83%81%EB%8F%99%EA%B8%B0%ED%9A%8C%EB%A1%9C +
, https://global.dbpedia.org/id/4iq7v +
, http://vi.dbpedia.org/resource/V%C3%B2ng_kh%C3%B3a_pha +
, http://uk.dbpedia.org/resource/%D0%A4%D0%B0%D0%B7%D0%BE%D0%B2%D0%B5_%D0%B0%D0%B2%D1%82%D0%BE%D0%BF%D1%96%D0%B4%D0%BB%D0%B0%D1%88%D1%82%D1%83%D0%B2%D0%B0%D0%BD%D0%BD%D1%8F_%D1%87%D0%B0%D1%81%D1%82%D0%BE%D1%82%D0%B8 +
, http://ja.dbpedia.org/resource/%E4%BD%8D%E7%9B%B8%E5%90%8C%E6%9C%9F%E5%9B%9E%E8%B7%AF +
, http://it.dbpedia.org/resource/Phase-locked_loop +
, http://ca.dbpedia.org/resource/Lla%C3%A7_de_seguiment_de_fase +
, http://d-nb.info/gnd/4174166-3 +
, http://fa.dbpedia.org/resource/%D8%AD%D9%84%D9%82%D9%87_%D9%82%D9%81%D9%84%E2%80%8C%D8%B4%D8%AF%D9%87_%D9%81%D8%A7%D8%B2 +
|
| rdf:type |
http://dbpedia.org/class/yago/WikicatOscillators +
, http://dbpedia.org/class/yago/Oscillator103857430 +
, http://dbpedia.org/class/yago/Generator103434285 +
, http://dbpedia.org/class/yago/PhysicalEntity100001930 +
, http://dbpedia.org/class/yago/Artifact100021939 +
, http://dbpedia.org/class/yago/Instrumentality103575240 +
, http://dbpedia.org/class/yago/WikicatElectronicCircuits +
, http://dbpedia.org/class/yago/ElectronicDevice103277771 +
, http://dbpedia.org/class/yago/Circuit103033362 +
, http://dbpedia.org/class/yago/WikicatElectricalCircuits +
, http://dbpedia.org/class/yago/ElectricalDevice103269401 +
, http://dbpedia.org/class/yago/Whole100003553 +
, http://dbpedia.org/class/yago/Object100002684 +
, http://dbpedia.org/class/yago/Device103183080 +
, http://dbpedia.org/class/yago/WikicatCommunicationCircuits +
|
| rdfs:comment |
Une boucle à phase asservie, ou boucle à v … Une boucle à phase asservie, ou boucle à verrouillage de phase ou BVP (en anglais, phase-locked loop, ou PLL), est un montage électronique permettant d'asservir la phase ou la fréquence de sortie d'un système sur la phase ou la fréquence du signal d'entrée. Elle peut aussi asservir une fréquence de sortie sur un multiple de la fréquence d'entrée. sur un multiple de la fréquence d'entrée.
, Pętla synchronizacji fazy, pętla sprzężeni … Pętla synchronizacji fazy, pętla sprzężenia fazowego, PLL (ang. Phase Locked Loop) - układ elektroniczny działający na zasadzie sprzężenia zwrotnego, służący do automatycznej regulacji częstotliwości.Stosowana jest najczęściej w syntezerach częstotliwości heterodyny w odbiornikach radiowych i telewizyjnych oraz w generatorach częstotliwości wzorcowych i powielaczach częstotliwości. Ponadto może być stosowana do generacji sygnału referencyjnego przy demodulacji sygnałów FM i AM. Najprostszy układ PLL składa się z: i AM. Najprostszy układ PLL składa się z:
, Фазове автопідлаштування частоти (ФАПЧ) (а … Фазове автопідлаштування частоти (ФАПЧ) (англ. Phase-locked loop, PLL) — система автоматичного регулювання, що коригує частоту керованого генератора так, щоб вона дорівнювала частоті опорного сигналу. Реґулювання відбувається завдяки неґативному зворотному зв’язку. Вихідний сигнал керованого генератора порівнюється на фазовому детекторі з опорним сигналом, результат порівняння використовується для керування частотою генератора.вується для керування частотою генератора.
, 鎖相迴路（PLL: Phase-locked loops）是利用反馈（Feedbac … 鎖相迴路（PLL: Phase-locked loops）是利用反馈（Feedback）控制原理实现的频率及相位的控制系統，其作用是将电路输出的信號与其外部的参考信號保持同步，当参考信號的频率或相位发生改变时，鎖相迴路会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“鎖相”（Phase-locked）。 鎖相迴路有許多種，最簡單的鎖相迴路會包括以及鉴相器，形成反馈迴路。振盪器產生訊號，鉴相器比較輸出訊號和輸入週期訊號之間的相位，調整振盪器輸出，設法和輸入週期訊號同步。 若讓輸出訊號和輸入訊號之間的相位一致，則兩者的頻率也會一致。因此，鎖相迴路除了讓相位一致之外，也可以追蹤輸入訊號的頻率，或是產生頻率是輸入訊號整數倍的信號。此特性可以用在電腦時脈的同步、及。 鎖相迴路常用在无线电、电信、电子计算机及其他電子設備中。鎖相迴路也可以用來解調變訊號、從高雜訊的通訊頻道中恢復原始信號、產生頻率為輸入信號頻率整數倍的頻率（頻率合成）、或在數位電路（例如微处理器）中產生準確的時鐘脈衝。因為單一的集成电路即可提供完整的鎖相迴路機能，此技術已普遍使用在現在的電子設備中，輸出頻率從1Hz以下，到數GHz。鎖相迴路機能，此技術已普遍使用在現在的電子設備中，輸出頻率從1Hz以下，到數GHz。
, Faslåst slinga (eng. Phase Locked Loop, PL … Faslåst slinga (eng. Phase Locked Loop, PLL) är en sluten återkopplad krets för att låsa en genererad signal till en viss frekvens som motsvarar en yttre referensfrekvens. Genom jämförelse och justering mellan referensen och den internt genererade signalen kommer den genererade signalen att till slut att matcha referensen och låser då vid denna med både rätt frekvens och fas. vid denna med både rätt frekvens och fas.
, Eine Phasenregelschleife (PLL, nach englis … Eine Phasenregelschleife (PLL, nach englisch phase-locked loop) ist ein Regelkreis mit einem gesteuerten Oszillator, dessen Phase der eines äußeren Signals nachgeführt wird. Bei Phasenregelschleifen ist die Abhängigkeit der Stellgröße von der Regelabweichung – der Phasenverschiebung – periodisch. Die Regelung kann also auf verschiedene relative Phasenlagen "einrasten", die sich um ganze Vielfache von 2π (360°) unterscheiden. Im eingerasteten Zustand ist die Frequenz des Oszillators die des Referenzsignals.z des Oszillators die des Referenzsignals.
, El llaç de seguiment de fase, bucle de blo … El llaç de seguiment de fase, bucle de bloqueig de fase o PLL (de l'anglès Phase-Locked Loop) és un dispositiu molt popular en electrònica des de la dècada del 1960. Es tracta d'un sistema realimentat, en el qual les magnituds realimentades són la freqüència i la fase. La primera vegada que es van usar PLL va ser a la dècada dels 60 quan la NASA els va aplicar per compensar les variacions de freqüència que patien les transmissions des dels seus satèl·lits degut a inestabilitats dels components i a l'efecte Doppler. S'apliquen en potència de senyals en FM i FSK, també s'apliquen en desmodulador QPSK (una de les configuracions és el bucle de costes); filtres de seguiment; oscil molt estables; modulació i desmodulació de senyals en FM; i .lació i desmodulació de senyals en FM; i .
, A phase-locked loop or phase lock loop (PL … A phase-locked loop or phase lock loop (PLL) is a control system that generates an output signal whose phase is related to the phase of an input signal. There are several different types; the simplest is an electronic circuit consisting of a variable frequency oscillator and a phase detector in a feedback loop. The oscillator's frequency and phase are controlled proportionally by an applied voltage, hence the term voltage-controlled oscillator (VCO).The oscillator generates a periodic signal of a specific frequency, and the phase detector compares the phase of that signal with the phase of the input periodic signal, to adjust the oscillator to keep the phases matched.the oscillator to keep the phases matched.
, Фа́зовая автоподстро́йка частоты (ФАПЧ, ан … Фа́зовая автоподстро́йка частоты (ФАПЧ, англ. PLL) — система автоматического регулирования, подстраивающая фазу управляемого генератора так, чтобы она была равна фазе либо отличалась на известную функцию от времени. Регулировка осуществляется благодаря наличию отрицательной обратной связи. Выходной сигнал управляемого генератора сравнивается на фазовом детекторе с опорным сигналом, результат сравнения используется для подстройки управляемого генератора.ся для подстройки управляемого генератора.
, Fasean lotutako begiztak edo PLL (ingelesetik, Phase-Locked Loops) 60. hamarkadatik elektronikan sarri erabilitako elementuak dira. sistema bat da, non birrelikatutako magnitudeak maiztasuna eta fasea diren.
, Malha de Captura de Fase, (Phase-Locked Lo … Malha de Captura de Fase, (Phase-Locked Loop em inglês) é um sistema de realimentação em que o sinal de realimentação é usado para sincronizar a frequência instantânea do sinal de saída com a frequência instantânea do sinal de entrada. Pode ser analógico ou digital.de entrada. Pode ser analógico ou digital.
, 位相同期回路（いそうどうきかいろ）、PLL（英: phase locked loop）とは、入力される周期的な信号を元にフィードバック制御を加えて、別の発振器から位相が同期した信号を出力する電子回路である。 フィードバックで加える信号を操作することで、多様な信号を安定した状態で作り出すことができるため、電子回路中でさまざまな用途に使用されている。用途によって広範囲、高精度のPLLが開発されており、標準集積回路としても生産されている。
, Il phase-locked loop, comunemente noto con … Il phase-locked loop, comunemente noto con la sigla PLL, è un circuito ampiamente utilizzato nell'elettronica per le telecomunicazioni. Esso costituisce un sistema di controllo automatico che consente di generare un segnale periodico la cui fase è in relazione fissa con quella di un segnale di riferimento. Il PLL è inoltre un classico esempio di applicazione all'elettronica del controllo in retroazione. A causa dell'uso comune della sigla, in letteratura non esiste una traduzione italiana univoca del termine: è difatti possibile trovare le forme "anello ad aggancio di fase", "circuito ad aggancio di fase", "maglia ad aggancio di fase", oppure "anello agganciato in fase" (è forse quella che più esplica il suo significato.)uella che più esplica il suo significato.)
, Fázový závěs (anglicky Phase-Locked Loop, … Fázový závěs (anglicky Phase-Locked Loop, PLL) je zpětnovazební obvod, který generuje výstupní signál, jehož fáze závisí na fázi vstupního, „referenčního“, signálu. Skládá se z , dolní propusti a oscilátoru řízeného napětím (případně ještě děličky výstupní nebo vstupní frekvence). Detektor porovnává vstupní signál s výstupním signálem z oscilátoru (fázi i frekvenci; může to být i obyčejný XOR nebo Set-Reset), za filtrem (může být obyčejný RC člen) tak vzniká napětí úměrné velikosti tohoto rozdílu, na což opět zareaguje oscilátor změnou výstupní frekvence. V ustáleném stavu mají pak vstupní i výstupní signál shodnou frekvenci, je mezi nimi pouze fázový posun, který je ovšem pro danou frekvenci (a použitý fázový detektor) konstantní.ci (a použitý fázový detektor) konstantní.
, الحلقة مقفلة الطور بالإنجليزية تسمى PLL أو … الحلقة مقفلة الطور بالإنجليزية تسمى PLL أو Phased-Locked Loop هو نظام تحكم ينتج إشارة خارجة طورها مرتبط بطور إشارة مرجعية مدخلة إلى النظام. هي دائرة إلكترونية تتكون من متذبذب أو وكاشف طور. هذه الدائرة تقارن طور الإشارة الداخلة بطور الإشارة المستخلصة من مولد الذبذبات وتقوم بتعديل تردد مولد الذبذبات للحفاظ على الطور بشكل متوافق مع المرجع. الإشارة من كاشف الطور تستخدم للتحكم بالمولد باستخدام دائرة تغذية راجعة. الدوائر مقفلة الطور لها استخدامات عديدة في مجال الراديو والاتصالات وأجهزة الحاسوب والكثير من التطبيقات الإلكترونية. الحاسوب والكثير من التطبيقات الإلكترونية.
, In de elektronica is een phase-locked loop … In de elektronica is een phase-locked loop (PLL) een regelsysteem met een gesloten lus dat een uitgangssignaal genereert in functie van de frequentie en fase van het ingangssignaal. Meestal gebeurt dit door automatisch de frequentie van een gecontroleerde oscillator aan te passen, totdat deze met eenzelfde frequentie en fase als het ingangssignaal trilt.ntie en fase als het ingangssignaal trilt.
, 위상동기회로(영어: Phase-Locked Loop, PLL)은 입력 신호와 … 위상동기회로(영어: Phase-Locked Loop, PLL)은 입력 신호와 출력신호에서 되먹임된 신호와의 위상차를 이용해 출력신호를 제어하는 시스템을 말한다. 입력된 신호에 맞추어 출력 신호의 주파수 조절이 목적이다. 되먹임 루프 인 현재 출력 신호의 주파수 디바이더 결과와 입력된 신호와의 위상차를 검출하고, 검출된 위상차를 오차로 판단하여 오차가 줄도록 VCO의 입력전압을 조절함으로써 출력 주파수를 변경하도록 조절한다. 입력과 출력의 되먹임 위상차가 동기되면 위상 잠금이 되고, 잠금 상태가 유지되도록 입력에 대한 출력의 주파수를 조절한다. 입력과 출력의 주파수 차이는 결국 주파수 디바이더 N에 따라 달라진다. N의 배수에 따라, 출력신호의 주파수는 입력신호의 주파수의 N배가 된다. 대부분의 PLL에서 입력에 비해 출력의 주파수가 높게 발진한다. 무선신호를 처리하는 위상동기회로는 무선회로에서 사용하는 위상잠금 장치를 의미하며, 송신해온 신호의 위상을 동기시키는 위상동기루프회로를 말한다. 위상동기란 기준신호원에 관해 일정한 위상각에서 동작하도록 발진기 또는 주기신호발생기를 제어하는 것을 말한다.한 위상각에서 동작하도록 발진기 또는 주기신호발생기를 제어하는 것을 말한다.
, El lazo de seguimiento de fase, bucle de e … El lazo de seguimiento de fase, bucle de enganche de fase, o PLL (del inglés phase-locked loop) es un sistema de control que genera una señal eléctrica cuya fase está relacionada con la fase de una señal de entrada. Básicamente, es un circuito electrónico que consta de un oscilador de frecuencia variable y un detector de fase en un circuito de retroalimentación. El oscilador genera una señal periódica y el detector de fase compara la fase de esa señal con la fase de la señal periódica de entrada, ajustando el oscilador para mantener las fases iguales, lo que implica mantener idénticas frecuencias de entrada y salida. Por ello, un lazo de seguimiento de fase puede rastrear una señal de entrada de cierta frecuencia, o puede generar una señal con una frecuencia que sea un múltiplo de la frecufrecuencia que sea un múltiplo de la frecu
|
| rdfs:label |
Faslåst slinga
, Phase-locked loop
, Boucle à phase asservie
, Malha de captura de fase
, 锁相环
, 위상동기회로
, Фазовая автоподстройка частоты
, Llaç de seguiment de fase
, Фазове автопідлаштування частоти
, Pętla synchronizacji fazy
, Lazo de seguimiento de fase
, Fasean lotutako begiztak
, 位相同期回路
, Phasenregelschleife
, حلقة مقفلة الطور
, Fázový závěs
|
